[发明专利]一种提升NandFlash总线时序裕量的方法

说明书

本发明公开了一种提升NandFlash总线时序裕量的方法，包括以下步骤：根据存储容量计算负载电容值；根据信号上升时间要求确定目标电容值；在DQ和DQS的信号上串联一个串入电容，其中，根据负载电容值和目标电容值确定串入电容的电容值。本发明公开的提升NandFlash总线时序裕量的方法，利用两个电容串联后等效电容小于任何一个串联电容的原理，通过在IO信号链路中串联串入电容，提升总线的时序裕量，解决了大容量与高速率之间的矛盾，实现了大容量与高速率兼顾。

技术领域

本发明涉及存储技术领域，尤其涉及一种提升NandFlash总线时序裕量的方法。

背景技术

随着大数据时代的来临，对“提升单位产品单位体积的存储容量”和“降低整个系统的延时”的需求越来越强烈。“大容量”意味着NandFlash总线上单通道上挂载的die数量要逐渐增加，负载电容越来越大；“低延时”意味着NandFlash总线的运行速率要求也会越来越高。但是，系统的负载电容越大，所运行的信号边沿退化越严重，满足系统要求的时序裕量窗口越小，可允许的运行速率越低——即“大容量”和“高速率”在NandFlash总线上是一个矛盾的存在。NandFlash总线的运行速率已然成为制约整个存储性能提升的瓶颈所在。

基于上述问题，因此，对于本领域技术人员而言，解决大容量与高速率之间的矛盾，实现大容量与高速率兼顾，是亟需解决的技术问题。

发明内容

基于背景技术存在的技术问题，本发明提出了一种提升NandFlash总线时序裕量的方法，利用两个电容串联后等效电容小于任何一个串联电容的原理，通过在IO信号链路中串联串入电容，提升总线的时序裕量，解决了大容量与高速率之间的矛盾，实现了大容量与高速率兼顾。

为了便于理解，对本申请文件中若干词语解释如下：

NandFlash：Nand闪存，一种内部采用非线性宏单元模式的并行存储总线

DQ：Data input/output，数据输入/输出信号；

DQS：Data Strobe，数据锁存采样信号。

本发明提出的一种提升NandFlash总线时序裕量的方法，包括以下步骤：

根据存储容量计算负载电容值；

根据信号上升时间要求确定目标电容值；

在DQ和DQS的信号上串联一个串入电容，其中，根据负载电容值和目标电容值确定串入电容的电容值。

优选地，根据串入电容的电容值大小确定串入电容的位置。

优选地，将串入电容集成在NandFlash负载颗粒封装里。

优选地，将串入电容埋入在PCB基板中。

本发明中提供的一种提升NandFlash总线时序裕量的方法，在应用场景中，按照大容量的要求，以确定的存储容量计算负载电容值，按照高速率的要求，以确定的信号上升时间确定目标电容值；采用在DQ和DQS的信号上串联一个串入电容的方法，通过两个电容串联后等效电容小于任何一个串联电容的原理，通过串入电容电容值与负载电容值获得目标电容值；从而，减小大负载场景下的通道等效电容值，减弱信号边沿的退化作用，缩短信号上升下降时间，增大有效的DQS采样锁存窗口，提升总线的时序裕量，提高运行速率，实现大容量场景下的高速率运行，降低了整个系统的延时，提升SSD产品的IOPS性能，增强产品的竞争力；进一步地，可以根据串入电容电容值的大小选择合适的放置位置，如，集成到NandFlash负载颗粒的封装里或埋入PCB基板中。

附图说明

图1为本发明提出的一种提升NandFlash总线时序裕量的方法的流程图。

具体实施方式