[发明专利]一种基于FPGA堆叠的多通道高带宽数据交换方法

说明书

本发明提供了一种基于FPGA堆叠的多通道高带宽数据交换方法，该方法使用的设备包括切换板卡、M个输入板卡、K个输出板卡和同步控制板卡，方法具体包括以下步骤：1)所述的M个输入板卡中的每一个数据封装单元根据数据封装协议，对每路数据输入信号的数据流封装打包处理；2)所述的数据切片及分发单元用于将数据封装单元发来的每个数据包均分为N份分别传输给N个FPGA数据切片交换单元；……；5)数据发送单元根据与输入板卡相同的数据封装协议，将数据切片重组单元发来的数据包去掉包括报文头的封装信息后恢复为原始的数据信号输出。本发明的数据交换方法突破了受限于单芯片端口规模导致总端口规模受限的瓶颈，结构简单合理，也极大地提升了单端口带宽和传输效率。

技术领域

本发明属于视频处理技术领域，特别涉及一种基于FPGA堆叠的多通道高带宽数据交换方法。

背景技术

随着科技的不断进步，尤其在专业视听领域，随着高清、超高清和甚高清视频等大数据量业务的应用普及和爆炸式增长，市场上对高速数据交换矩阵的带宽和规模提出了更高的需求。传统交换矩阵无论在规模和带宽方面都受到了极大挑战。

传统的数据交换方式大致分为以下3类：1)基于专用ASIC交换芯片的，比如Mindspeed(后被MACOM公司收购)公司的Crosspoint系列芯片。交换规模能做到从16×16到288×288,单路带宽从3.2Gbps到12.8Gbps 不等。单芯片或者通过多芯片堆叠可达到更大规模；2)基于PCI-E结构的，如发明“CN201621394802一种基于PCI-E矩阵式网络高速数据传输系统架构”；3)基于以太网等包交换的。但是以上现有技术都存在不足之处，主要缺陷有：1)基于专用ASIC交换芯片的方案。若采用单芯片方案会受限于芯片本身的规模，比如最大只能做到288×288规模。若采用多芯片堆叠方案，成本昂贵，硬件设计复杂。此外，生产超大容量专用交换芯片的供应商数量有限，容易造成采购困难或价格风险；2)基于PCI-E结构的方案。 a.容量受限于交换芯片本身规模。b.所有输入输出端口共享内部总线带宽。在总端口数量达到一定程度时，单端口带宽下降明显，各端口带宽难以保证；3)基于以太网等包交换的。同PCI-E架构一样，共享内部总线带宽，传输延时大且不固定。在交换数据吞吐率大时有丢包风险。

现有技术中已有基于FPGA架构的数据交换系统，比如发明“CN201320825955数字视频交换系统”，其公开的技术方案是是基于单 FPGA架构的，总容量和单端口带宽受限于FPGA本身技术和工艺，难以同时满足超大规模和超高单端口带宽的需求，主要用于小规模数据交换。虽然在该文献中也提到可将多个数字视频交换系统组成更大规模的数据交换系统，但该文献并没有公开这种多个单FPGA架构的数字视频交换系统的具体结构，并且，这种多系统叠加的方式肯定也存在结构复杂、重复，传输效率及容错率低的问题，也没有提供具体的数据交换方法。

发明内容

本发明的发明目的是提供一种基于FPGA堆叠的多通道高带宽数据交换方法，突破了受限于单芯片端口规模导致总端口规模受限的瓶颈，结构简单合理，也极大地提升了单端口带宽和传输效率。

本发明的具体技术方案是一种基于FPGA堆叠的多通道高带宽数据交换方法，其特征在于，该方法使用的设备包括切换板卡、M个输入板卡、K 个输出板卡和同步控制板卡，所述的切换板卡用于将输入的视频信号进行交换传输，包括N个FPGA数据切片交换单元，每个FPGA数据切片交换单元具有M个SERDES接收端口和K个SERDES发送端口，所述的输入板卡包括数据切片及分发单元和分别与数据切片及分发单元连接的N个数据封装单元，每个数据封装单元与一路数据输入信号连接，所述的数据切片及分发单元具有通过SERDES传输线路分别与N个FPGA数据切片交换单元连接的N个SERDES发送端口，所述的输出板卡包括数据切片重组单元和分别与数据切片重组单元连接的N个数据发送单元，每个数据发送单元用于输出一路数据信号，所述的数据切片重组单元具有通过SERDES传输线路分别与N个FPGA数据切片交换单元连接的N个SERDES接收端口，所述的同步控制板卡包括分别与每个FPGA数据切片交换单元、数据切片及分发单元和数据切片重组单元连接的同步单元和控制单元，