[发明专利]一种弹载雷达信号处理半实物仿真测试系统

权利要求书

1.一种弹载雷达信号处理半实物仿真测试系统，其特征在于，所述系统包括：时钟信号源、雷达导引头综合测试装置、信号处理器以及上位机显示终端；所述信号处理器包含：模数转换模块、FPGA信号预处理模块、DSP成像处理模块；

所述时钟信号源上设置的参考时钟输出端与所述雷达导引头综合测试装置上设置的参考时钟输入端连接；

所述时钟信号源上设置的采样时钟输出端与所述模数转换模块上设置的采样时钟输入端连接；

所述雷达导引头综合测试装置上设置的模拟信号输出端与所述模数转换模块上设置的模拟信号输入端连接；

所述雷达导引头综合测试装置上设置的同步信号输出端与所述FPGA信号预处理模块的同步信号输入端连接；

所述模数转换模块的数字信号输出端与所述FPGA信号预处理模块的数字信号输入端连接；

所述FPGA信号预处理模块的数字信号输出端与所述DSP成像处理模块的数字信号输入端连接；

所述DSP成像处理模块的数字信号输出端通过以太网与所述上位机显示终端的数字信号输入端连接；

所述雷达导引头综合测试装置，用于从仿真软件获取仿真雷达回波信号，完成所述仿真雷达回波信号到模拟雷达回波信号的转换，并将所述模拟雷达回波信号通过四路SMA接口发送给模数转换模块的四路模拟信号输入端；

所述雷达导引头综合测试装置，还用于设置雷达回波帧同步信号和脉冲同步信号，并将所述雷达回波帧同步信号和所述脉冲同步信号通过BNC接口发送给FPGA信号预处理模块；

所述模数转换模块，用于对所述模拟雷达回波信号依次进行放大、单端转差分操作以及A/D采样，并将A/D采样后得到的数字雷达信号通过12位LVDS接口发送给FPGA信号预处理模块；

所述FPGA信号预处理模块，用于按照所述雷达回波帧同步信号和脉冲同步信号对所述数字雷达信号依次进行数字下变频和脉冲压缩的预处理操作，得到预处理后的数字雷达信号，并将所述预处理后的数字雷达信号通过SRIO接口乒乓发送给DSP成像处理模块；

所述DSP成像处理模块，用于对所述预处理后的数字雷达信号进行成像，并将雷达信号成像结果通过千兆以太网发送给上位机显示终端；

所述上位机显示终端，用于实时显示雷达信号成像结果。

2.根据权利要求1所述的一种弹载雷达信号处理半实物仿真测试系统，其特征在于，所述模数转换模块包含：四个放大器和四个A/D转换器，所述四个放大器与所述四个A/D转换器对应连接；

所述放大器，用于对输入的模拟雷达回波信号进行放大，并将放大后的单端信号转成差分信号；所述放大器对模拟雷达回波信号进行放大的增益由FPGA信号预处理模块通过SPI接口进行控制；

所述A/D转换器，用于对放大后的差分信号进行A/D采样得到数字雷达信号，并将所述数字雷达信号发送给FPGA信号预处理模块。

3.根据权利要求1所述的一种弹载雷达信号处理半实物仿真测试系统，其特征在于，所述FPGA信号预处理模块包含：数据整理子模块、数字下变频子模块、脉冲压缩子模块、数据缓冲子模块和SRIO传输子模块；

所述数据整理子模块，用于对所述数字雷达信号进行整理，将无符号数变为有符号数，并将数据位宽由12位扩展为16位，并将每个脉冲重复周期内的数据点数截取为4096点，对数据进行时钟域转换，并传输至数字下变频模块；

所述数字下变频子模块，用于接收数据整理子模块处理后的数据，根据雷达回波帧同步信号和脉冲同步信号对数据进行混频、滤波，并产生雷达回波帧同步信号和脉冲同步信号，传送至脉冲压缩子模块；

所述脉冲压缩子模块，用于接收数字下变频子模块处理后的数据，并根据雷达回波帧同步信号和脉冲同步信号对数据进行4096点FFT运算、匹配滤波以及4096点IFFT运算，并产生雷达回波帧同步信号和脉冲同步信号，传送至数据缓冲子模块；

所述数据缓冲子模块，用于对数据进行时钟域转换，并为SRIO传输子模块提供脉冲起始传输标志；

所述SRIO传输子模块，用于接收数据缓冲子模块的数据，检测帧起始标志，完成SRIO流写协议，将数据乒乓传输给DSP成像处理模块。