[发明专利]导电层间介质空洞的制备方法和半导体器件

说明书

本发明实施例公开了一种导电层间介质空洞的制备方法及半导体器件。包括如下步骤：具有多条导电线的衬底；采用第一沉积方法沉积第一材料形成第一介质隔离层且未填满所有间隔；第一沉积方法沉积第二材料形成第一牺牲隔离层且未填满所有间隔；交替沉积直至第k次沉积形成第二介质隔离层，k是大于等于3的正整数；向下抛光至露出覆盖于导电线上表面上的第一介质隔离层；刻蚀第一牺牲隔离层直至露出沉积在衬底上表面的第一介质隔离层；刻蚀以在导电线之间形成竖直的深孔槽，至少一个间隔内具有两个或两个以上的深孔槽，两个深孔槽之间通过分隔部隔开；采用第二沉积方法沉积第二材料形成封口介质隔离层且密封深孔槽的开口端以在深孔槽中形成介质空洞。

技术领域

本发明涉及半导体动态随机存储器制造技术领域，特别涉及一种导电层间介质空洞的制备方法和半导体器件。

背景技术

随着半导体集成电路元件集成密度的快速增加，在复杂结构中作为导电线的金属线对信号传输产生的互连延迟等寄生效应不可忽略。目前主要通过采用低介电常数的材料来降低金属线间电容的方法，降低信号传输中的寄生效应，在材料中制备介质空洞是材料实现低介电常数的一种方法。如图1为目前半导体动态随机存储器金属线间介质空洞10分布，介质空洞10尺寸随着金属线间距的增大而减小。

因此，如何降低导电线间的电容，进而降低半导体动态随机存储器的寄生电容，是本领域技术人员急需要解决的技术问题。

在背景技术中公开的上述信息仅用于加强对本发明的背景的理解，因此其可能包含没有形成为本领域普通技术人员所知晓的现有技术的信息。

发明内容

有鉴于此，本发明实施例提供了一种导电层间介质空洞的制备方法和半导体器件，以至少解决背景技术中存在的技术问题。

本发明实施例的技术方案是这样实现的，根据本发明的实施例，提供了一种导电层间介质空洞的制备方法，包括如下步骤：

提供一衬底，所述衬底上形成多条导电线，所述导电线之间形成多个间隔；

在所述衬底形成有所述导电线一侧的表面上采用第一沉积方法沉积第一材料形成第一介质隔离层，以覆盖所述衬底的外露上表面、所述导电线的上表面和侧面，其中，所述第一介质隔离层未填满所有所述间隔；

在所述第一介质隔离层上采用所述第一沉积方法沉积第二材料形成第一牺牲隔离层，其中，所述第一牺牲隔离层未填满所有所述间隔；采用所述第一沉积方法交替沉积所述第一材料和所述第二材料，直至第k次沉积形成第二介质隔离层，k是大于等于3的正整数；

自所述第二介质隔离层的上表面向下抛光直至露出覆盖于所述导电线上表面上的所述第一介质隔离层以及显露于相邻所述第一介质隔离层和所述第二介质隔离层间的所述第一牺牲隔离层；

刻蚀所述第一牺牲隔离层直至露出沉积在所述衬底上表面的第一介质隔离层；

刻蚀所述第一介质隔离层直至露出所述衬底和所述导电线，以在所述导电线之间形成竖直的深孔槽以及由所述第一介质隔离层所形成且在所述导电线的侧面的介质隔离壁，其中，至少一个所述间隔内具有两个或两个以上的深孔槽，两个所述深孔槽之间通过由所述第一材料和第二材料构成的分隔部隔开；以及

采用第二沉积方法沉积所述第二材料形成封口介质隔离层，其中，在所述导电线、所述介质隔离壁以及所述分隔部的支撑之下，所述封口介质隔离层密封所述深孔槽的开口端以在所述深孔槽中形成介质空洞。

本发明实施例还提供一种半导体器件，包括：

衬底；

多条导电线，形成在所述衬底上，相邻的所述导电线之间形成多个间隔；及

介质隔离壁，由第一介质隔离层所刻蚀构成并形成在所述导电线的侧面，其中，至少一个所述间隔内具有两个或两个以上的深孔槽；