[发明专利]一种芯片测试装置、测试方法及测试板

说明书

本发明提供了一种芯片测试装置、检测方法以及测试板，其中，包括，测试机，用以输出驱动测试信号；信号相位检测电路将芯片接收信号与标准信号进行比较，以形成比较结果；锁存器，信号相位检测电路将比较结果分别输出至测试机以及锁存器；当芯片接收信号与标准信号之间不存在相位差信号时，选路器将芯片接收信号输出至待测芯片；若存在相位差信号时，测试机根据相位差信号对驱动测试信号进行相位调节输出，以再次形成芯片接收信号并与标准信号进行比较，直至芯片接收信号与标准信号之间的相位差信号为零。其技术方法的有益效果在于，克服了现有技术中测试板在进行芯片并行测试时，由于传输线的长短不一导致待测芯片的芯片接收信号存在失真的问题。

技术领域

本发明涉及半导体芯片测试技术领域，尤其涉及一种芯片测试装置、测试方法及测试板。

背景技术

现有的对待测试芯片进行测试时，其提供的测试结构如图1所示，在一测试板A1上设置有多个插座A2，每个插座A2用以固定及连接待测芯片，并且通过传输线A4与电连接结构A3连接，电连接结构连接一测试设备，通过测试设备提供相应频率的时钟驱动测试信号至待测芯片，但是从图1中可知，待测芯片于测试板A1上分布与不同的位置，每个待测芯片与电连接结构A3之间连接的传输线A3的长度存在不同，这就导致不同位置的待测芯片接收到的驱动测试信号是步同步的，进而导致芯片输出的信号也是不同步的，这会对待测芯片的测试结果造成误判。

发明内容

针对现有技术中待测芯片接收到驱动测试信号存在的上述问题，现提供一种旨在解决待测芯片由于传输线长度的不同导致接收驱动测试信号相位失真的芯片测试装置、测试方法及测试板。

具体技术方案如下：

一种芯片测试装置，应用于对待测芯片的芯片接收信号的调节，其中，包括，测试机，用以输出一驱动测试信号；

选路器，包括一第一输入端、一第二输入端、一第一输出端以及一第二出输出端，所述第一输入端与所述测试机的输出端连接，所述驱动测试信号经过传输延时形成芯片接收信号，所述选路器的第二输出端与所述待测芯片的输入端连接；

信号相位检测电路，所述信号相位检测电路的输入端与所述选路器的第一输出端连接，所述信号相位检测电路的输出端与所述测试机的输入端连接；所述选路器在初始状态下将所述芯片接收信号输出至所述信号相位检测电路；

所述信号相位检测电路将所述芯片接收信号与一标准信号进行比较，以形成比较结果；

锁存器，所述锁存器的输入端与所述信号相位检测电路的输出端连接，所述锁存器的输出端与所述选路器的第二输入端连接；

所述信号相位检测电路将所述比较结果分别输出至所述测试机以及所述锁存器；

当所述比较结果表示，所述芯片接收信号与所述标准信号之间不存在相位差信号时，所述锁存器发送一控制信号至所述选路器使所述选路器输出的所述芯片接收信号通过所述第二输出端输出至所述待测芯片；

当所述比较结果表示，所述芯片接收信号与所述标准信号之间存在相位差信号时，所述测试机根据所述相位差信号对所述驱动测试信号进行相位调节输出，以再次形成所述芯片接收信号并与所述标准信号进行比较，直至所述芯片接收信号与所述标准信号之间的所述相位差信号为零。

优选的，所述比较结果表示所述芯片接收信号与所述标准信号之间是否存在所述相位差信号；

所述测试机提供一预设算法，并在接收所述相位差信号后，根据所述相位差信号的差值通过所述预设算法对所述驱动测试信号进行相位调节处理以形成调节后的驱动测试信号输出。

优选的，所述选路器包括两种通路工作状态，所述锁存器输出的所述控制信号包括第一状态控制信号以及第二状态控制信号；