[发明专利]静电放电保护装置及其应用

权利要求书

1.一种静电放电(electrostatic discharge，ESD)保护装置，包括：

一半导体基材；

一第一掺杂阱区，位于该半导体基材之中；

一第二掺杂阱区，位于该第一掺杂阱区之中；

一第一掺杂区，位于该第二掺杂阱区之中，连接一电压源；

一第二掺杂区，位于该第二掺杂阱区之中，与该第一掺杂区隔离，且连接该电压源；

一第三掺杂区，位于该第一掺杂阱区之中；

一第四掺杂区，位于该半导体基材之中，邻接该第一掺杂阱区，且接地(grounding)；

其中该第一掺杂区、该第二掺杂阱区和该第一掺杂阱区形成一第一双极晶体管寄生(Parasitic Bipolar Junction Transistor，BJT)电路；该第二掺杂区、该第一掺杂阱区和该第四掺杂区形成一第二双极晶体管寄生电路；且该第一双极晶体管寄生电路和该第二双极晶体管寄生电路具有相异的多数载流子(majority carrier)；以及

一静电放电(electrostatic discharge，ESD)保护元件，具有一接地端以及一连接端，该连接端与该第三掺杂区连接；

当该电压源大于一接地电压时，一第一电流经由包含该第一双极晶体管寄生电路中的一寄生二极管和该静电放电保护元件的一第一保护电路组合以及包含该第一双极晶体管寄生电路和该第二双极晶体管寄生电路的一第二保护电路组合二者中的一者导入地面；

当该电压源小于该接地电压时，一第二电流经由该第一保护电路组合和该第二保护电路组合的另一者由地面导入该电压源。

2.如权利要求1所述的静电放电保护装置，其中该第二掺杂阱区包括一第一部分以及与该第一部分隔离的一第二部分，该第一掺杂区位于该第一部分之中，该第二掺杂区位于该第二部分之中。

3.如权利要求1所述的静电放电保护装置，其中该第一掺杂区、该第一掺杂阱区和该第三掺杂区为N型掺杂区；该半导体基材、该第二掺杂阱区、该第二掺杂区、该第四掺杂区为P型掺杂区。

4.如权利要求3所述的静电放电保护装置，其中该第一双极晶体管寄生电路和该第二双极晶体管寄生电路形成一寄生硅控整流器(Silicon Controlled Rectifier，SCR)；且该第一掺杂区是作为该寄生硅控整流器的一阴极；该第四掺杂区是作为该寄生硅控整流器的一阳极。

5.如权利要求1所述的静电放电保护装置，其中该第一掺杂区、该第一掺杂阱区和该第三掺杂区为P型掺杂区；该半导体基材、该第二掺杂阱区、该第二掺杂区、该第四掺杂区为N型掺杂区。

6.如权利要求1所述的静电放电保护装置，更包括一二极管元件电性串连于该静电放电保护元件与该第三掺杂区之间。

7.如权利要求1所述的静电放电保护装置，其中该静电放电保护元件包括至少一金属-氧化物-半导体(Metal-Oxide-Semiconductor，MOS)晶体管和一硅控整流器二者其中之一。

8.如权利要求1所述的静电放电保护装置，其中该第四掺杂区围绕该第一掺杂阱区。