[发明专利]基于二维材料可调控PN结的准非易失性存储器及其制备方法

说明书

本发明属于微纳电子技术领域，具体为基于二维材料可调控PN结的准非易失性存储器及其制备方法。其包括：在绝缘衬底上的一层二维材料作为电荷俘获层，在俘获层上面转移的另外两类二维材料，分别作为PN结的N区和闪存的隧穿层，在顶部堆叠的一类二维材料，作为PN结的P区和闪存的沟道层。本发明通过能带设计使得器件能在纳秒级别进行写入以及可控的电荷保持时间；通过施加栅压控制PN结的开启以及关闭，使得器件在PN结开启时能够进行超快写入；通过改变构成PN结两种材料的厚度和类型以及PN结面积与绝缘层面积比值，可以得到一类保持时间可调控的超快准非易失性新型存储器件。本发明制备工艺简单，通过CVD生长的材料可以大规模制备。

技术领域

本发明属于微纳电子技术领域，具体涉及一种基于二维材料可调控PN结的准非易失性存储器及其制备方法。

背景技术

MOSFET是集成电路中最基本的单元器件，工艺的进步让MOSFTE晶体管的尺寸不断缩小同时，其功率密度也在不断升高；而集成电路另一常见的器件是浮栅晶体管，而浮栅晶体管工作时需要在高压进行写入和擦除，导致严重的功耗问题。为了降低器件的功耗和提高器件的性能，半浮栅存储技术的概念在2013被复旦大学首次提出。半浮栅晶体管就是将一个隧穿场效应晶体管和浮栅器件结合在一起，构成一类全新的“半浮栅”结构器件。作为一种新型的基础器件，它可应用于不同的集成电路，例如当替代SRAM（静态随机存储器）时，半浮栅晶体管构成的SRAM具有高密度和低功耗的优势；当应用于DRAM（动态随机存储器）领域时，半浮栅晶体管构成的DRAM无需电容器便可以实现传统DRAM全部功能，降低成本的同时，集成度更高，读写速度更快。

另一方面，随着石墨烯的发现，二维材料引起人们的广泛注意。二维材料的表面无悬挂键，任何两类二维材料之间可以进行堆叠而不用担心晶格失配的问题；二维材料厚度在纳秒级别，当部分二维材料薄膜厚度减至单层时，依然保持着优异的电学特性，可以有效提高电子器件集成度；二维材料材料种类广泛，包含绝缘性、半导体性、金属性、超导性等性质材料，且不同材料具备不同极性。

那么，相比于传统的硅基半浮栅晶体管，如何通过调控二维材料的能带结构设计出可调控新型准非易失性存储器就成为了一个挑战。

发明内容

本发明内容的目的在于提供一种基于二维材料可调控PN结的准非易失性新型存储器及其制备方法。

本发明提供的基于二维材料可调控PN结的准非易失性存储器，包括：

一绝缘层衬底；

在绝缘层衬底上的第一层二维材料薄膜，该第一层二维材料薄膜为半导体材料，作为电荷俘获层；

在第一层二维材料薄膜的左上方的第二层二维材料薄膜，该第二层二维材料薄膜为N型半导体材料；

在第一层二维材料薄膜的右上方的第三层二维材料薄膜；该第三层二维材料薄膜为绝缘体材料，作为隧穿层；

在第二层材料和第三层二维材料薄膜上的第四层二维材料薄膜，该第四层二维材料薄膜为P型半导体材料，作为沟道层；所述第四层二维材料与第二层二维材料形成整流比优异的PN结；所述第四层二维材料与第三层二维材料形成优异的闪存；

在第四层二维材料薄膜上的一定图形的金属电极。

本发明中，绝缘层衬底为带有氧化层的高掺杂衬底；所述绝缘层材料选自氧化铝(Al₂O₃)、氧化铪(HfO₂)等。所述绝缘层厚度为20 nm-50 nm。

本发明中，所述第一层二维材料薄膜为硫化铪(HfS₂)，厚度为5-15nm。

本发明中，所述第二层二维材料选自硫化钼(MoS₂)、硫化锡(SnS₂)，厚度为5 nm-15nm。