[发明专利]修复的掩模结构以及产生的下方图案化结构

说明书

本发明涉及修复的掩模结构以及产生的下方图案化结构。本公开涉及半导体结构，更特别地，涉及切口边缘结构以及制造方法。所述方法包括：形成至少包含半导体层和覆盖层的多个图案化硬掩模叠层；去除所述多个图案化硬掩模叠层的第一图案化硬掩模叠层的一部分和邻近硬掩模叠层的边缘；以及选择性地在所述邻近硬掩模叠层的所述边缘上生长材料。

技术领域

本公开涉及半导体结构，更特别地，涉及修复的掩模结构以及产生的图案化结构和制造方法。

背景技术

在半导体制造中，半导体芯片一起被制造在单个晶片上。这些芯片的制造通常涉及在晶片上形成几种不同的结构，包括布线、有源器件和无源器件。这些结构可以使用常规的光刻、蚀刻和沉积工艺制造。

但是，半导体制造中的缩放可能是有问题的，尤其是超过10nm节点。例如，在铜镶嵌工艺中，晶粒生长受限于其中沉积铜的狭窄沟槽。然而，随着栅距(pitch)尺寸不断缩小(例如，接近在一起)，在后续制造工艺中对金属线或其他结构进行图案化(例如，切割)变得越来越困难。例如，随着收缩栅距的增加，金属线的切割可能损坏邻近的金属线，特别是因为在自对准双重图案化(SADP)或自对准四重图案化(SAQP)之后没有可用的自对准方案。

发明内容

在本公开的一方面，一种方法包括：形成至少包含半导体层和覆盖层的多个图案化硬掩模叠层；去除所述多个图案化硬掩模叠层的第一图案化硬掩模叠层的一部分和邻近硬掩模叠层的边缘；以及选择性地在所述邻近硬掩模叠层的所述边缘上生长材料。

在本公开的一方面，一种方法包括：形成包括夹在硬掩模层之间的半导体材料的材料叠层；图案化所述半导体材料和位于所述半导体材料上方的所述硬掩模层的部分以形成多个掩模；将图案蚀刻到所述多个掩模中的第一掩模的所述半导体材料和位于所述半导体材料之上的所述硬掩模材料以及邻近掩模的边缘部分；在所述邻近掩模的在所述边缘处的所述半导体材料处生长材料以修复所述邻近掩模；以及将所述第一掩模和修复后的所述邻近掩模的图案转移到在所述半导体材料下方的所述硬掩模层。

在本公开的一方面，一种结构包括：具有切口特征的第一图案化掩模，其包括：位于下方材料上的第一硬掩模材料；位于所述第一硬掩模材料上的第一半导体材料；位于所述半导体材料上的覆盖材料；以及与所述第一图案化掩模邻近的第二图案化掩模，其包括：所述第一硬掩模材料；位于所述第一硬掩模材料上的所述第一半导体材料和第二半导体材料；以及位于所述第一半导体材料和所述第二半导体材料上的所述覆盖材料。

附图说明

通过本公开的示例性实施例的非限制性实例并参考所述多个附图，在以下详细描述中描述本公开。

图1示出了根据本公开的方面的结构以及相应的制造工艺。

图2示出了根据本公开的方面的除了其他特征之外的在各个线切割(cut)掩模之间的空间内的绝缘体材料以及相应的制造工艺。

图3示出了根据本公开的方面的除了其他特征之外的线切割掩模的图案误差的横截面图和顶视图以及相应的制造工艺。

图4示出了根据本公开的方面的除了其他特征之外的图案误差上的外延材料的横截面图和顶视图以及相应的制造工艺。

图5示出了根据本公开的方面的除了其他特征之外的各个线切割掩模的进一步图案化以及相应的制造工艺。

图6示出了根据本公开的方面的除了其他特征之外的切口金属线以及相应的制造工艺。

图7示出了根据本公开的方面的除了其他特征之外的位于金属线之上的绝缘体材料的横截面视图和顶视图以及相应的制造工艺。

图8-11示出了根据本公开的方面的除了其他特征之外的鳍切口以及相应的制造工艺。

图12-16示出根据本公开的方面的除了其他特征之外的栅极切口以及相应的制造工艺。

具体实施方式