[发明专利]一种半导体器件的制造方法

说明书

本发明提供一种半导体器件的制造方法，所述方法包括：提供半导体衬底；在所述半导体衬底中形成沟槽；使用高密度等离子体化学气相沉积工艺在所述沟槽中填充隔离材料，以形成浅沟槽隔离结构，其中，所述高密度等离子体化学气相沉积工艺依次包括加热阶段和沉积阶段，所述加热阶段所使用的工艺气体中不包含氧气。本发明提供的半导体器件的制造方法，其中高密度等离子体化学气相沉积工艺加热阶段所使用的工艺气体中不包含氧气，避免氧气与沟槽侧壁的半导体衬底发生氧化反应而诱发晶格缺陷，从而避免了器件漏电现象的产生。

技术领域

本发明涉及半导体设计与制造工艺，具体而言涉及一种半导体器件的制造方法。

背景技术

随着摩尔定律的进一步推进，集成电路的集成度越来越高，元器件的缩小化使得元器件之间的隔离结构也必须等比例缩小，这也就意味着隔离的难度越来越高。由于传统的场氧化法隔离有鸟嘴效应等原因，在90纳米及以下工艺中，浅沟槽隔离(Shallow TrenchIsolation，STI)已经被广泛应用。

随着集成电路技术的不断发展，浅沟槽隔离的深宽比(Aspect Ratio)越来越大，40纳米以下浅沟槽隔离的沟槽深度一般在2000埃米左右，但是宽度仅为400到800埃米，深宽比仅为4：1，甚至到达8：1，这样的高深宽比之下，普通的沉积工艺已经远远不能完成无缺陷的填充。目前所使用的填充工艺通常为高密度等离子体(HDP)化学气相沉积工艺。高密度等离子体化学气相沉积工艺具有优良的沟槽填充性，并且可在相对较低的温度下填充深宽比大的间隙，且采用高密度等离子体化学气相沉积工艺沉积的薄膜质量较好，杂质含量低，有利于保证器件的工作范围和稳定性。然而，使用高密度等离子体化学气相沉积工艺所形成的浅沟槽隔离结构的侧壁容易出现晶格缺陷，从而导致器件发生漏电。

因此，需要提供一种新的半导体器件的制造方法，以解决上述问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明为了克服目前存在的至少一个问题，提供了一种半导体器件的制造方法，包括：

提供半导体衬底；

在所述半导体衬底中形成沟槽；

使用高密度等离子体化学气相沉积工艺在所述沟槽中填充隔离材料，以形成浅沟槽隔离结构，其中，所述高密度等离子体化学气相沉积工艺依次包括加热阶段和沉积阶段，所述加热阶段所使用的工艺气体中不包含氧气。

示例性地，所述加热阶段所使用的工艺气体为惰性气体。

示例性地，所述惰性气体为氩气。

示例性地，在使用高密度等离子体化学气相沉积工艺在所述沟槽中填充隔离材料的步骤之前，还包括：形成覆盖所述沟槽底部和侧壁的衬垫层。

示例性地，所述衬垫层为氧化物层。

示例性地，在使用高密度等离子体化学气相沉积工艺在所述沟槽中填充隔离材料的步骤之前，还包括：执行退火工艺，以消除所述衬垫层生长过程中所产生的应力。

示例性地，所述半导体衬底上形成有图案化的硬掩膜层。

示例性地，在所述沟槽中填充隔离材料的步骤包括：

使用高密度等离子体化学气相沉积工艺，形成覆盖所述硬掩膜层并填充满所述沟槽的隔离材料；

执行化学机械研磨工艺，去除所述隔离材料位于所述硬掩膜层上方的部分。

示例性地，在执行所述化学机械研磨工艺的步骤之后，还包括去除所述图案化的硬掩膜层的步骤。