[发明专利]半导体器件及其制备方法

说明书

本发明提供了一种半导体器件及其制备方法，在基底中形成开口，并采用自停止刻蚀工艺在基底中形成空洞，从而实现半导体结构和基底的隔离。本发明实现了将SOI结构嵌入非SOI基底中，例如，可实现将射频结构以SOI结构的形式嵌入到体硅中，保证了射频结构的射频性能。以及，对于器件开发过程而言，避免了需要重新开发电路标准单元库的步骤，从而缩短了制作周期，降低了制造成本。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体器件及其制备方法

背景技术

随着半导体技术的发展，传统的体硅(bulksilicon)技术已接近其物理极限，在减小集成电路的特征尺寸方面遭遇严峻的挑战。绝缘体上硅(Silicon-On-Insulator，SOI)技术的出现实现了半导体器件集成度和运行速度的进一步提升。与体硅技术相比，SOI技术消除了寄生闩锁效应，并且具有寄生电容小、集成密度高、速度快、短沟道效应小及其它特别适用于低压低功耗电路的优势。进而，采用SOI技术制备的射频SOI器件，因其较小的寄生电容，具有更高的品质因数和更低的能耗，同时还具有更高的频率特性及运行速度，在无线通信领域获得了广泛的应用。

SOI技术虽然具备较大的技术优势，但是其制造工艺更为复杂，制造成本也更高。并且，由于SOI技术制造出的器件与体硅技术制造出的器件的寄生效应差异较大，进而，在制备器件之前，还需要重新开发模型、建立标准单元库，使得SOI器件的制备周期及制备成本进一步增加。

发明内容

本发明的目的在于提供一种半导体器件及其制备方法以解决上述SOI器件的制备周期较长及制备成本较高的问题。

本发明提供了一种半导体器件，包括：

一基底，所述基底中形成有一空洞和多个开口，所述空洞掩埋在所述基底中，所述开口的底部连通所述空洞至所述基底的表面；

多个隔离结构，所述隔离结构填充所述开口并延伸形成在所述空洞对应所述开口的区域上；

半导体结构，形成在所述基底中并位于所述空洞的上方，并且所述半导体结构形成在相邻的所述开口之间，以通过所述隔离结构和所述空洞隔离所述半导体结构和所述基底。

优选的，所述半导体器件还包括：

一隔离层，形成在所述开口的内表面和所述空洞的内表面。

优选的，所述隔离层包括氧化硅层、氮化硅层和非晶化多晶硅层中的一层或多层。

优选的，所述半导体结构包括NMOS晶体管和PMOS晶体管，所述NMOS晶体管和所述PMOS晶体管之间还形成有所述开口和所述隔离结构，并利用所述开口和所述隔离结构相互隔离。

以及，基于所述半导体器件，本发明还相应地提供了一种半导体器件的制备方法，包括：

提供一基底，在所述基底中形成多个开口；

通过所述开口，在所述基底中形成一空洞，所述开口的底部连通所述空洞至所述基底的表面；

填充隔离结构在所述开口中，所述隔离结构进一步延伸形成在所述空洞对应所述开口的区域上；

在所述空洞的上方并位于相邻的所述开口之间的基底中形成半导体结构。

优选的，所述空洞的形成方法包括：

在形成所述开口之前，在所述基底中形成第一自刻蚀停止层和第二自刻蚀停止层，所述第二自刻蚀停止层位于所述第一自刻蚀停止层的上方；

在所述开口的形成过程中，使所述开口穿过所述第二自刻蚀停止层，所述开口的底部位于所述第一自刻蚀停止层和所述第二自刻蚀停止层之间，并在所述开口的侧壁上形成侧墙保护层；