[发明专利]一种用于输入输出端口和电源钳位的SCR器件有效
申请号: | 201810314684.0 | 申请日: | 2018-04-10 |
公开(公告)号: | CN108538831B | 公开(公告)日: | 2020-10-23 |
发明(设计)人: | 刘继芝;何刚;刘志伟;赵建明 | 申请(专利权)人: | 电子科技大学 |
主分类号: | H01L27/02 | 分类号: | H01L27/02 |
代理公司: | 电子科技大学专利中心 51203 | 代理人: | 甘茂 |
地址: | 611731 四川省成*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 用于 输入输出 端口 电源 scr 器件 | ||
1.一种用于输入输出端口和电源钳位的SCR器件,包括1个主泄放器件和1个辅助控制器件;其中,
所述的主泄放器件包括第一种导电类型硅衬底、硅衬底上形成的相邻接的第二种导电类型阱区A和第一种导电类型阱区A;所述第二种导电类型阱区A内设有均与SCR阳极相连的第二种导电类型重掺杂区A和第一种导电类型重掺杂区A;所述第一种导电类型阱区A内设有均与SCR阴极相连的第二种导电类型重掺杂区B和第一种导电类型重掺杂区B,且第二种导电类型阱区A的硅表面上无源区域或有源区域设有覆盖多晶硅层栅氧化层区A;所述第二种导电类型阱区A和第一种导电类型阱区A之间跨接一个第二种导电类型重掺杂区C,所述第二种导电类型重掺杂区C和第二种导电类型重掺杂区B之间的硅表面上设有栅氧化层区B;
其特征在于,所述的辅助控制器件包括第一种导电类型硅衬底、硅衬底上形成的第二种导电类型阱区B;所述第二种导电类型阱区B内依次设有第一种导电类型重掺杂区C、第一种导电类型重掺杂区D和第二种导电类型重掺杂区D;所述第一种导电类型重掺杂区C与第一种导电类型重掺杂区D之间设有栅氧化层区C,所述栅氧化层区C上覆盖有多晶硅层、并与被保护电路的电源VDD相连;所述第一种导电类型重掺杂区D和第二种导电类型重掺杂区D相连作为辅助控制器件的阴极,所述栅氧化层A上覆盖有多晶硅层、且与辅助控制器件的阴极相连;所述第一种导电类型重掺杂区C为辅助控制器件的阳极,所述栅氧化层B上覆盖有多晶硅层、且与辅助控制器件的阳极相连。
2.按权利要求1所述用于输入输出端口和电源钳位的SCR器件,其特征在于,所述第二种导电类型阱区A硅表面上的栅氧化层区A设置于第二种导电类型阱区A内的第一种导电类型重掺杂区A与所述跨接的第二种导电类型重掺杂区C之间的有SCR电流流过的有源区域、或者第二种导电类型阱区A硅表面上无SCR电流经过的无源区域。
3.按权利要求1所述用于输入输出端口和电源钳位的SCR器件,其特征在于,所述主泄放器件内的第二种导电类型阱区A、第一种导电类型阱区A、第二种导电类型阱区内的第二种导电类型重掺杂区A和第一种导电类型重掺杂区A、第一种导电类型阱区A内的第二种导电类型重掺杂区B和第一种导电类型重掺杂区B、第二种导电类型重掺杂区C、栅氧化层区A及栅氧化层区B呈条状排布,且所述栅氧化层区A和栅氧化层区B中至少一个采用比例分割排布。
4.按权利要求1所述用于输入输出端口和电源钳位的SCR器件,其特征在于,所述主泄放器件与所述辅助控制器件共用第一种导电类型硅衬底,且器件宽度一样或不一样。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于电子科技大学,未经电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810314684.0/1.html,转载请声明来源钻瓜专利网。
- 上一篇:高压ESD防护器件
- 下一篇:用于生成最优半导体部件布局的方法和系统
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的