[发明专利]GOA电路及其驱动方法、触控显示装置

权利要求书

1.一种GOA电路，包括多个级联的GOA单元，其特征在于：

第1～N/2级所述GOA单元的第一输入端与第一信号端相连接；除了第1～N/2级所述GOA单元以外，第M级所述GOA单元的第一输入端与第(M-N/2)级所述GOA单元的输出端连接；

除了最后N/2级所述GOA单元以外，第M级所述GOA单元的第二输入端与第(M+N/2)级所述GOA单元的输出端连接；最后N/2级所述GOA单元的第二输入端连接第二信号端；其中，N表示一时钟周期内时钟信号的个数，所述时钟信号为向所述GOA电路输入的时钟信号，N为正偶数，M为正整数；

所述GOA电路还包括上拉节点电位保持单元，所述上拉节点电位保持单元包括N/2个级联的所述GOA单元，所述上拉节点电位保持单元中的所述GOA单元的输出端不输出栅线扫描信号；

位于所述上拉节点电位保持单元之后的N/2级所述GOA单元包括去噪子电路，所述N/2级GOA单元中，第M级所述GOA单元的去噪子电路连接第一电压端、第(M-N/2)级所述GOA单元的输出端和第M级所述GOA单元的输出端，所述去噪子电路用于在触控扫描阶段，在所述第(M-N/2)级GOA单元的输出端的输出信号的控制下，对所述第M级GOA单元的输出端的输出信号进行去噪。

2.根据权利要求1所述的GOA电路，其特征在于，所述GOA单元包括第一输入子电路、第二输入子电路、输出子电路、下拉控制子电路和下拉子电路，其中：

所述第一输入子电路连接第一输入端和上拉节点，所述第一输入子电路用于在所述第一输入端的控制下，将所述第一输入端的信号输入至所述上拉节点；

所述第二输入子电路连接第二输入端、所述上拉节点和第一电压端，所述第二输入子电路用于在所述第二输入端的控制下，将所述第一电压端的电压输出至所述上拉节点；

所述输出子电路连接所述上拉节点、时钟信号端和输出端，所述输出子电路用于在所述上拉节点的电位的控制下，将所述时钟信号端的信号输出至所述输出端；

所述下拉控制子电路连接第二电压端、所述上拉节点、下拉节点和所述第一电压端，所述下拉控制子电路用于在所述上拉节点的电位的控制下，将所述第一电压端的电压输出至所述下拉节点，或者用于在所述第二电压端的控制下，将所述第二电压端的电压输出至所述下拉节点；

所述下拉子电路连接所述下拉节点、所述上拉节点、所述输出端和所述第一电压端，所述下拉子电路用于在所述下拉节点的电位的控制下，将所述第一电压端的电压输出至所述输出端和所述上拉节点。

3.根据权利要求2所述的GOA电路，其特征在于，所述第一输入子电路包括第一晶体管，所述第一晶体管的栅极和第一极连接所述第一输入端，所述第一晶体管的第二极连接所述上拉节点。

4.根据权利要求2所述的GOA电路，其特征在于，所述第二输入子电路包括第二晶体管，所述第二晶体管的栅极连接所述第二输入端，所述第二晶体管的第一极连接所述上拉节点，所述第二晶体管的第二极连接所述第一电压端。

5.根据权利要求2所述的GOA电路，其特征在于，所述输出子电路包括第三晶体管和第一电容；

所述第三晶体管的栅极连接所述上拉节点，所述第三晶体管的第一极连接所述时钟信号端，所述第三晶体管的第二极连接所述输出端；所述第一电容的一端连接所述上拉节点，所述第一电容的另一端连接所述输出端。

6.根据权利要求2所述的GOA电路，其特征在于，所述下拉控制子电路包括第四晶体管、第五晶体管、第六晶体管和第七晶体管；

所述第四晶体管的栅极和第一极连接所述第二电压端，所述第四晶体管的第二极连接所述第五晶体管的栅极和所述第七晶体管的第一极；所述第五晶体管的第一极连接所述第二电压端，所述第五晶体管的第二极连接所述下拉节点；

所述第六晶体管的栅极连接所述上拉节点，所述第六晶体管的第一极连接所述下拉节点，所述第六晶体管的第二极连接所述第一电压端；所述第七晶体管的栅极连接所述上拉节点，所述第七晶体管的第二极连接所述第一电压端。