[发明专利]一种铜金属互连电迁移测试结构及其测试方法

说明书

本发明公开了一种铜金属互连电迁移测试结构，包括一金属线，水平设置，包括；多个上层金属层，水平设置于所述金属线的上层；多个下层金属层，水平设置于所述金属线的下层；多个上层金属层连接通孔，分别连接所述上层金属层和金属线；多个下层金属层连接通孔，分别连接所述下层金属层和金属线；多个连接线，分别一端连接所述上层金属层或下层金属层；多个金属板。还公开了一种铜金属互连电迁移测试结构的测试方法。根据本发明的铜金属互连电迁移测试结构的测试结果设计出较符合工艺制程的测试结构，很好地监控金属线上端开通孔工艺对于后段金属互连结构的影响，从而改善阻挡层或者后段铜金属互连工艺，降低产品量产的风险。

技术领域

本发明涉及一种半导体铜金属层测试结构，尤其涉及一种铜金属互连电迁移测试结构及其测试方法。

背景技术

随着技术节点的发展，电迁移已经成为集成电路中金属互连重要的可靠性关注热点，在典型的电迁移评估中，有两种结构，包括如图1的测试电子下行情况(downstream)与如图2的测试电子上行情况(upstream)来评估电迁移的金属线或者通孔(via)的失效模式以及寿命的预测。从电迁移失效的角度来考虑，一般在测试电子上行情况(upstream)的测试结构中会出现被测金属线上孔洞(trench void)以及通孔孔洞(via void)；在测试电子下行情况(downstream)的测试结构中一般出现通孔底部孔洞(void beneath via)以及被测金属线上孔洞(trench void)，所有的孔洞(void)几乎很少形成于阳极。

但是随着技术节点发展，电迁移(EM，electromigration)的失效是否与之前保持一致不得而知。随着尺寸的减小，越来越薄的阻挡层(barrier)以及更好的铜(Cu)填充，来降低电路的电阻，从而提高电路的性能。但是阻挡层(barrier)的变薄，会引起较高的电迁移风险，同样也会引起测试电子下行情况(downstream)以及测试电子上行情况(upstream)的测试结构的失效机理的不同。如图6所示，上端开通孔工艺(Upper via open process)由于使用了湿的化学试剂对于铜与阻挡层的相接界面处(Cu/barrier interface)会产生一定的破坏(damage)，从而使得金属线边缘的Cu原子在电子风的作用下更容易发生扩散，使得EM的测试结构更容易发生破坏，而这种状况与工艺也是一致的。所以，通常使用的EMupstream结构具有一定的局限性。

发明内容

本发明为解决现有技术中的上述问题提出了一种能更为精确的估算到金属线实际使用寿命的铜金属互连电迁移测试结构及其测试方法。

首先本发明提供了一种铜金属互连电迁移测试结构。

为实现上述目的，本发明采用以下技术方案：

一种铜金属互连电迁移测试结构，包括

一金属线，水平设置，包括；

多个上层金属层，水平设置于所述金属线的上层；

多个下层金属层，水平设置于所述金属线的下层；

多个上层金属层连接通孔，分别连接所述上层金属层和金属线；

多个下层金属层连接通孔，分别连接所述下层金属层和金属线；

多个连接线，分别一端连接所述上层金属层或下层金属层；

多个金属板，分别设置至少两个金属板连接于同一连接线的另一端。

为了进一步优化上述技术方案，本发明所采取的技术措施为：

优选的，所述上层金属层同水平面设置两个，彼此间相对所述金属线的中线对称设置。

更优选的，所述下层金属层同水平面设置两个，彼此间相对所述金属线的中线对称设置。

更优选的，所述金属板在同一连接线上并排设置多个。