[发明专利]功率缩放连续时间Δ-Σ调制器

权利要求书

1.Δ-Σ调制器电路，包括：

正向电路路径，包括第一积分器级和模数转换器电路，其中所述正向电路路径的传递函数包括m的信号增益元素，其中m是正整数，其中所述m的信号增益元素被应用到整个正向电路路径；

到所述第一积分器级的输入路径，其中所述输入路径的传递函数包括1/m的信号增益元素；和

反馈电路路径，可操作地耦合到所述模数转换器电路的输出和所述第一积分器级的运算放大器的反相输入，其中所述反馈电路路径至少包括第一数模转换器电路，并且所述反馈电路路径的传递函数包括1/m的信号增益元素。

2.权利要求1所述的Δ-Σ调制器电路，包括第二积分器级，其中所述模数转换器电路和至少所述第一数模转换器电路以调制时钟频率(f_m)操作，其中所述第一积分器级包括第一电阻器和第一电容器，并且所述第二积分器级包括第二电阻器和第二电容器，其中所述第一电阻器的电阻值和所述第一电容器的电容值中的一者或两者被确定为所述调制时钟频率(f_m)的函数，并且所述第二电阻器的电阻值和所述第二电容器的电容值中的一者或两者被确定为调制时钟频率除以m(f_m/m)的函数。

3.权利要求1所述的Δ-Σ调制器电路，包括第二积分器级，其中所述第一积分器级包括第一电容器并且所述第二积分器级包括第二电容器，其中所述第二电容器的电容值是所述第一电容器的电容值的m倍。

4.权利要求1所述的Δ-Σ调制器电路，其中所述模数转换器电路和所述数模转换器电路以调制时钟频率(f_m)操作，该调制时钟频率(f_m)比在所述反馈电路路径排除1/m的信号增益元素时的调制时钟频率慢m倍。

5.权利要求1所述的Δ-Σ调制器电路，其中所述反馈电路路径中的所述信号增益元素1/m将电流I缩放到I/m，其中电流I是在所述反馈电路路径排除1/m信号增益元素时的电流，并且其中至少所述第一数模转换器电路包括数字代码表以缩放所述反馈电路路径中的I/m电流。

6.权利要求5所述的Δ-Σ调制器电路，其中所述数字代码表存储在闪存电路中。

7.权利要求1所述的Δ-Σ调制器电路，包括第二积分器级和第二数模转换器电路，其中所述第二数模转换器电路包括连接到所述模数转换器电路的输出的数模转换器输入以及数模转换器输出，其中所述数模转换器输出、所述第一积分器级的输出和所述第二积分器级的输出连接到滤波器电路的输出。

8.权利要求7所述的Δ-Σ调制器电路，其中所述第一积分器级和第二积分器级被包括在连续时间滤波器电路中。

9.权利要求7所述的Δ-Σ调制器电路，其中所述反馈电路路径在所述第二数模转换器电路的输入处将所述模数转换器电路的输出延迟调制时钟信号的半个时钟周期，并在所述第一数模转换器电路的输入处将所述模数转换器电路的输出延迟所述调制时钟信号的一个时钟周期。

10.权利要求1所述的Δ-Σ调制器电路，其中所述模数转换器电路包括锁存比较器电路。

11.权利要求1所述的Δ-Σ调制器电路，其中所述模数转换器电路包括N位闪存模数转换器电路，其中N是大于1的整数。