[发明专利]保持时间违例修复方法、装置及设备

说明书

本发明提供一种保持时间违例修复方法、装置及设备。本发明的方法通过在进行布局时序优化前，根据集成电路的网表，预先计算集成电路中扫描时序路径的保持时间违例值；根据扫描时序路径的保持时间违例值，确定修复扫描时序路径的保持时间违例所需的缓冲器组合；根据缓冲器组合对应的布局空间生成布局约束，根据布局约束进行布局时序优化，以为扫描时序路径预留缓冲器组合对应的布局空间；在保持时间修复阶段，将与缓冲器组合对应的缓冲器插入预留的缓冲器组合对应的布局空间内，由于新插入的缓冲器位于预留的布局空间内，不会影响原有单元的摆放，并且不增加太多的走线资源，对设计影响最小，能够显著减小设计的迭代周期。

技术领域

本发明涉及集成电路技术领域，尤其涉及一种保持时间违例修复方法、装置及设备。

背景技术

保持时间修复是集成电路设计中的重要环节，该过程直接影响最终实现电路的速度、功耗以及面积。扫描链时序路径的保持时间是整个电路保持时间违例的主要组成部分。插入缓冲器增加路径延迟是修复保持时间的常用方法。

集成电路传统的设计流程包括:网表生成和布局及布局时序优化、时钟树构建、保持时间修复、布线及布线后时序优化、版图输出等阶段。其中，布局阶段确定所有的标准单元和宏单元(Macro)的物理位置和朝向，布局及布局时序优化通过对当前布局的调整进行时序优化；时钟树构建阶段根据各负载时序器件到时钟源的距离，选择合适的分组方案及缓冲器(buffer)，在适当的位置放置缓冲器以使时钟源到每个负载时序器件的时钟偏差最小化，插入的由缓冲器组成的树状的信号中继网络被称为时钟树。由于保持时间违例与时钟树结构、逻辑路径延迟、设计约束(如保持时间裕量、时钟延迟因子)等因素密切相关，因此传统的设计流程中将保持时间修复阶段安排在时钟树构建阶段之后。

但是，在时钟树构建后，整个电路设计已经进行了多次的布局优化，所有电路组成单元的物理位置摆放已经确定，往往在时序关键的地方形成单元的密集摆放，走线资源相对紧张，导致保持时间修复阶段没有足够的空间插入缓冲器，或者新插入的缓冲器只能放置在离目标区域较远的地方，导致扫描路径将占用更多的走线资源，一方面增加功能路径的建立时间违例，另一方面绕线或长走线更易受到耦合噪声影响，导致扫描链保持时间违例恶化。

发明内容

本发明提供一种保持时间违例修复方法、装置及设备，用以解决保持时间修复阶段没有足够的空间插入缓冲器，或者新插入的缓冲器只能放置在离目标区域较远的地方，导致扫描路径将占用更多的走线资源，一方面增加功能路径的建立时间违例，另一方面绕线或长走线更易受到耦合噪声影响，导致扫描链保持时间违例恶化的问题。

本发明的一个方面是提供一种保持时间违例修复方法，包括：

在进行布局时序优化前，根据集成电路的网表，预先计算所述集成电路中扫描时序路径的保持时间违例值；

根据所述扫描时序路径的保持时间违例值，确定修复所述扫描时序路径的保持时间违例所需的缓冲器组合；

根据所述缓冲器组合对应的布局空间生成布局约束，根据所述布局约束进行布局时序优化，以为所述扫描时序路径预留所述缓冲器组合对应的布局空间；

在保持时间修复阶段，将与所述缓冲器组合对应的缓冲器插入预留的所述缓冲器组合对应的布局空间内。

本发明的另一个方面是提供一种保持时间违例修复装置，包括：

计算模块，用于在进行布局时序优化前，根据集成电路的网表，预先计算所述集成电路中扫描时序路径的保持时间违例值；

确定模块，用于根据所述扫描时序路径的保持时间违例值，确定修复所述扫描时序路径的保持时间违例所需的缓冲器组合；

优化模块，用于根据所述缓冲器组合对应的布局空间生成布局约束，根据所述布局约束进行布局时序优化，以为所述扫描时序路径预留所述缓冲器组合对应的布局空间；