[发明专利]一种结合两步式时间数字转换器的时间放大器校准方法

说明书

本发明提供了一种结合两步式时间数字转换器的时间放大器校准方法，包括以下步骤：Coarse TDC输出时间余量进入时间放大器TA放大之后，再由Fine TDC进行第二次量化；将Fine TDC量化结果的4位低位有效位反馈至校准模块Calibration生成4位数字码，作为控制时间放大器TA增益的数字控制码；根据得到的数字控制码对时间放大器TA的增益进行调节。本发明不需要额外的校准电路，而是通过结合两步式TDC结构直接生成对时间放大器控制的数字码，极大地简化了电路。

技术领域

本发明属于频率合成的全数字锁相环技术领域，尤其涉及一种结合两步式时间数字转换器的时间放大器校准方法。

背景技术

TDC(时间数字转换器)要完成的功能是，用一个特定的时间精度来对两路输入信号的上升沿时间间隔进行量化。如图1所示，对两路输入信号上升沿时间间隔T进行量化，两条竖直虚线之间的时间间隔为TLSB，代表量化精度也称为分辨率，TLSB越小说明分辨率越高。TDC的设计中，分辨率是最为重要的一个设计指标，很多新型结构都是为了以提高分辨率为目的而设计出来。

实现TDC的基本方法为利用门延时的方法来对时间间隔进行量化，量化精度即为单个逻辑门的延时时间。如图2所示，两路输入信号中的start信号进入一条延时链中，延时单元是由两个反相器级联形成的缓冲器构成。缓冲器b1输入为start信号，输出连接到缓冲器b2，以此类推。经过各级延时的start信号与stop信号进行相位比较，相位比较器通常由D触发器实现，当start信号领先于stop信号时D触发器输出为1，当start信号落后于stop信号时D触发器输出变为0。D触发器D0输入端接start信号，时钟端接stop信号，D1时钟端同样接stop信号，输入端接start[1]信号。D触发器输出从1变为0的位置就是start信号相位由领先变为落后的位置，D触发器的输出字码1111…000…称为温度计编码，输入到译码器Encoder中，通过它转换为二进制编码后，即可得到输入信号的时间间隔值。

这种结构受限于制作工艺所决定的反相器或缓冲器的延时，使得整个TDC分辨率无法达到低于门延时的水平。为了实现亚门延时级别的分辨率，可以通过基于时间放大器的两步式TDC实现。如图3所示，第一级Coarse TDC(粗量TDC)与第二级Fine TDC(细量TDC)的分辨率相同，start信号和stop信号输入CTDC进行第一次量化，选通单元Mux选通出第一次量化之后的时间余量，时间放大器的作用是将第一级CTDC的量化余量进行放大，再将放大后的时间余量送入第二级FTDC中进行第二次量化，CTDC经译码器译码后产生高位有效位，FTDC经译码器译码后产生低位有效位。这样最终TDC的分辨率即为τ＝t/A,其中t为CTDC和FTDC的分辨率，A为时间放大器TA增益。

时间放大器的作用如图4所示，两路输入信号的上升沿时间间隔为t经过时间放大器放大之后，输出信号的上升沿时间间隔变为At，其中A为时间放大器的增益，图4的(a)为输入信号，图4的(b)为输出信号。

由于时间放大器在大输入的情况下增益会逐渐减小，因此需要通过数字校准的方法对大输入情况下的时间放大器进行校准，使其增益始终可以保持为2。利用数字方法对时间放大器的控制，需要解决的主要问题为如何得到能够对时间放大器增益进行控制的数字码。通常的做法为通过设计一个额外的校准电路来生成数字控制码，从而调节时间放大器在大输入情况下的增益，扩大线性范围。因为要增加额外的校准电路，使得整个电路系统增加了复杂程度。

发明内容

(一)要解决的技术问题

鉴于上述技术问题，本发明提供了一种结合两步式时间数字转换器的时间放大器校准方法。本发明不需要额外的校准电路，而是通过结合两步式TDC结构直接生成对时间放大器控制的数字码。

(二)技术方案

根据本发明的一个方面，提供了一种结合两步式时间数字转换器的时间放大器校准方法，包括以下步骤：