[发明专利]一种基于令牌的时间戳生成系统及方法

权利要求书

1.一种基于令牌的时间戳生成系统，该系统包括串行解串模块、物理层编码模块和时间戳处理模块，串行解串模块与时间戳处理模块通过物理层编码模块来通信，其特征在于：

所述串行解串模块用于：将已发送和已接收的比特流数目以第一令牌的形式实时反馈至时间戳处理模块；

所述时间戳处理模块用于：以第二令牌的形式实时反馈时间戳处理模块已发送和已接收的比特流数目，根据第一令牌和第二令牌之差计算出串行解串模块与时间戳处理模块之间的延时的比特流数目；根据延时的比特流数目和串行解串模块的接口速率计算出串行解串模块与时间戳处理模块之间的数据传输路径的延时。

2.如权利要求1所述的一种基于令牌的时间戳生成系统，其特征在于：根据第一令牌和第二令牌之差计算出串行解串模块与时间戳处理模块之间的延时的比特流数目的具体过程包括：

创建一个令牌桶；

时间戳处理模块向串行解串模块发送数据时，时间戳处理模块向所述令牌桶中填充第二令牌，从所述令牌桶中取出第一令牌；

时间戳处理模块接收串行解串模块发送的数据时，时间戳处理模块向所述令牌桶中填充第一令牌，并从所述令牌桶中取出第二令牌；

所述第一令牌和第二令牌之差即为串行解串模块与时间戳处理模块之间的延时的比特流数目。

3.如权利要求2所述的一种基于令牌的时间戳生成系统，其特征在于：所述时间戳处理模块还包括平滑滤波子模块，其用于控制每次向所述令牌桶中填充的令牌数量均匀；控制每次由所述令牌桶中取出的令牌数量均匀。

4.如权利要求1所述的一种基于令牌的时间戳生成系统，其特征在于：所述时间戳处理模块检测到PTP报文中的时间戳参考点时，还根据串行解串模块的接口速率、检测出的时间戳参考点的位置，计算出时间戳参考点的偏移量。

5.如权利要求4所述的一种基于令牌的时间戳生成系统，其特征在于：所述串行解串模块与时间戳处理模块之间的数据传输路径的延时的计算公式为：

Tx方向：Tx_Latency＝(Level+Offset)/Speed；

Rx方向：Rx_Latency＝(Level-Offset)/Speed；

其中，Tx方向为时间戳处理模块向串行解串模块发送数据的方向，Rx方向为时间戳处理模块接收串行解串模块发送数据的方向；Latency为串行解串模块与时间戳处理模块之间的延时，Level为所述第一令牌和第二令牌之差，Speed为串行解串模块的工作速率，Offset为时间戳参考点的偏移量。

6.一种基于令牌的时间戳生成方法，其特征在于，包括以下步骤：

串行解串模块将已发送和已接收的比特流数目以第一令牌的形式实时反馈至时间戳处理模块；

时间戳处理模块以第二令牌的形式实时反馈时间戳处理模块已发送和已接收的比特流数目，根据第一令牌和第二令牌之差计算出串行解串模块与时间戳处理模块之间的延时的比特流数目；

时间戳处理模块根据延时的比特流数目和串行解串模块的接口速率计算出串行解串模块与时间戳处理模块之间的数据传输路径的延时。

7.如权利要求6所述的一种基于令牌的时间戳生成方法，其特征在于：根据第一令牌和第二令牌之差计算出串行解串模块与时间戳处理模块之间的延时的比特流数目的具体过程包括：

创建一个令牌桶；

时间戳处理模块向串行解串模块发送数据时，时间戳处理模块向所述令牌桶中填充第二令牌，从所述令牌桶中取出第一令牌；

时间戳处理模块接收串行解串模块发送的数据时，时间戳处理模块向所述令牌桶中填充第一令牌，并从所述令牌桶中取出第二令牌；

所述第一令牌和第二令牌之差即为串行解串模块与时间戳处理模块之间的延时的比特流数目。

8.如权利要求7所述的一种基于令牌的时间戳生成方法，其特征在于：所述时间戳处理模块每次向所述令牌桶中填充的令牌数量均匀；每次由所述令牌桶中取出的令牌数量均匀。