[发明专利]活动窗口渲染优化和显示

说明书

描述了与用于提供活动窗口渲染优化和显示的技术有关的方法和设备。在实施例中，使处理器至少部分地基于显示装置的活动部分的已确定大小与阈值的比较来在所述显示装置的非活动部分之前渲染所述显示装置的所述活动部分。此外，所述显示装置的所述活动部分可以包括由用户正在观看的所述显示装置的一部分或其他用户正在与其交互的所述显示装置的一部分。还公开并要求保护其他实施例。

技术领域

实施例总体上涉及数据处理，并且更具体地涉及经由通用图形处理单元进行的数据处理。例如，一些实施例涉及用于提供活动窗口渲染优化和显示的技术。

背景技术

随着集成电路制造技术的改进，制造者能够将附加功能集成到单个硅衬底上。随着功能数量的增加，单个集成电路(IC)芯片上的部件数量也在增加。附加部件增加附加的信号切换，进而生成更多热量和/或消耗更多功率。附加热量可通过例如热膨胀而损坏芯片上的部件。并且，附加功率消耗可限制这种设备(例如，尤其对于依赖于电池功率起作用的设备)的使用位置和/或使用模型。因此，高效的功率管理可具有对电子设备的效率、寿命、以及使用模型的直接影响。

此外，当前的并行图形数据处理包括开发用于对图形数据执行诸如线性插值、曲面细分、栅格化、纹理映射、深度测试等特定操作的系统和方法。传统上，图形处理器使用固定功能计算单元来处理图形数据。然而，最近，已使图形处理器的各部分变成可编程的，使得这些处理器能够支持更广泛的操作来处理顶点和片段数据。

为了进一步提高性能，图形处理器通常实现诸如流水线操作的处理技术，这些处理技术尝试贯穿图形流水线的不同部分并行地处理尽可能多的图形数据。具有单指令多线程(SIMT)架构的并行图形处理器被设计为使图形流水线中的并行处理量最大化。在SIMT架构中，并行线程组尝试尽可能经常地同步执行程序指令以提高处理效率。有关SIMT架构的软件和硬件的一般概述可见于谢恩·库克的《CUDA编程》第3章第37-51页(2013年)(ShaneCook,CUDA Programming,Chapter 3,pages 37-51(2013))和/或尼古拉斯·威尔特的CUDA手册《对GPU编程的全面指导》，章节2.6.2到3.1.2(2013年6月)(Nicholas Wilt,CUDAHandbook,A Comprehensive Guide to GPU Programming,Sections 2.6.2to 3.1.2(June2013))。

附图说明

为了能够详细理解本实施例的在此所列举的特征的方式，可以通过参照实施例来对实施例进行更具体的描述，其中一些实施例在附图中展示。然而，要注意的是，附图仅展示了典型的实施例，并且因此不被认为是对其范围的限制。

图1是展示了被配置成实现本文所述的实施例的一个或多个方面的计算机系统的框图；

图2A至图2D展示了根据实施例的并行处理器部件；

图3A至图3B是根据实施例的图形多处理器的框图；

图4A至图4F展示了其中多个GPU通信地耦合至多个多核处理器的示例性架构；

图5展示了根据实施例的图形处理流水线；

图6展示了根据实施例的被分成活动部分和非活动部分的样本显示器。

图7展示了根据一些实施例的用于提供活动窗口渲染优化的方法的流程图。

图8示出了根据实施例的切换调节器的框图。

图9是根据一个或多个实施例的包括流式(streaming)多处理器的系统的框图。

图10示出了根据一个实施例的并行处理系统的框图。

图11是根据实施例的处理系统的框图。

图12是根据实施例的处理器的框图；