[发明专利]一种电平转换电路在审
| 申请号： | 201810338710.3 | 申请日： | 2018-04-16 |
| 公开（公告）号： | CN108540124A | 公开（公告）日： | 2018-09-14 |
| 发明（设计）人： | 李泽宏;张成发;熊涵风;孙河山;赵念 | 申请（专利权）人： | 电子科技大学 |
| 主分类号： | H03K19/0185 | 分类号： | H03K19/0185;H03K19/017 |
| 代理公司： | 成都点睛专利代理事务所(普通合伙) 51232 | 代理人： | 葛启函 |
| 地址： | 611731 四川省成*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 时序控制单元 电平转换单元 电平转换电路 输入端 输出信号 电子电路技术 控制输入信号 时序 低压信号 电平转换 高速操作 高压电平 高压信号 驱动能力 输出稳定 高转换 输出端 速率和 转换 反相 电路 退化 保证 | ||
1.一种电平转换电路，其特征在于，包括电平转换单元(110)、第一时序控制单元(100)和第二时序控制单元(120)，
所述电平转换单元(110)包括反相器(INV1)、第三NMOS管(MN3)、第四NMOS管(MN4)、第五NMOS管(MN5)、第六NMOS管(MN6)、第七NMOS管(MN7)、第八NMOS管(MN8)、第三PMOS管(MP3)、第四PMOS管(MP4)、第五PMOS管(MP5)、第六PMOS管(MP6)、第七PMOS管(MP7)、第八PMOS管(MP8)、第一电容(C1)和第二电容(C2)，
第三PMOS管(MP3)的源极作为所述电平转换单元(110)的第一输入端连接所述第一时序控制单元(100)的输出端，其栅极连接第四PMOS管(MP4)的栅极并接地(VSS)，其漏极连接第四NMOS管(MN4)和第六NMOS管(MN6)的栅极并通过第一电容(C1)后接地(VSS)；
第四PMOS管(MP4)的源极作为所述电平转换单元(110)的第二输入端连接所述第二时序控制单元(120)的输出端，其漏极连接第三NMOS管(MN3)和第五NMOS管(MN5)的栅极并通过第二电容(C2)后接地(VSS)；
第三NMOS管(MN3)的源极连接第五NMOS管(MN5)的漏极，其漏极连接第六PMOS管(MP6)、第八PMOS管(MP8)和第八NMOS管(MN8)的栅极并作为第一节点；
第四NMOS管(NM4)的源极连接第六NMOS管(MN6)的漏极，其漏极连接第五PMOS管(MP5)、第七PMOS管(MP7)和第七NMOS管(MN7)的栅极并作为第二节点；
第六PMOS管(MP6)的漏极连接所述第二节点，第五PMOS管(MP5)的漏极连接所述第一节点；
第七NMOS管(MN7)的漏极连接第七PMOS管(MP7)的漏极并作为所述电平转换电路的第一输出端，第八NMOS管(MN8)的漏极连接第八PMOS管(MP8)的漏极并作为所述电平转换电路的第二输出端；
第五NMOS管(MN5)、第六NMOS管(MN6)、第七NMOS管(MN7)和第八NMOS管(MN8)的源极接地；第五PMOS管(MP5)、第六PMOS管(MP6)、第七PMOS管(MP7)和第八PMOS管(MP8)的源极连接高电源电压(VDDH)；
所述电平转换电路的输入端连接所述第一时序控制单元(100)的输入端和所述反相器(INV1)的输入端，所述反相器(INV1)的输出端连接所述第二时序控制单元(120)的输入端。
2.根据权利要求1所述的电平转换电路，其特征在于，
所述第一时序控制单元(100)包括第一NMOS管(MN1)和第一PMOS管(MP1)，第一NMOS管(MN1)和第一PMOS管(MP1)的栅极互连并作为所述第一时序控制单元(100)的输入端，其漏极也互连并作为所述第一时序控制单体(100)的输出端，第一PMOS管(MP1)的源极连接低电源电压(VDD)，第一NMOS管(MN1)的源极接地(VSS)；
所述第二时序控制单元(120)包括第二NMOS管(MN2)和第二PMOS管(MP2)，第二NMOS管(MN2)和第二PMOS管(MP2)的栅极互连并作为所述第二时序控制单元(120)的输入端，其漏极也互连并作为所述第二时序控制单元(120)的输出端，第二PMOS管(MP2)的源极连接低电源电压(VDD)，第二NMOS管(MN2)的源极接地(VSS)。
3.根据权利要求1所述的电平转换电路，其特征在于，所述反相器(INV1)的电源轨为低电源电压(VDD)到地电平(VSS)。
4.根据权利要求2或3所述的电平转换电路，其特征在于，所述第五PMOS管(MP5)的漏极和所述第一节点之间还设置有第九PMOS管(MP9)，第九PMOS管(MP9)的源极连接第五PMOS管(MP5)的漏极，其漏极连接所述第一节点，其栅极连接第四PMOS管(MP4)的漏极；
所述第六PMOS管(MP6)的漏极和所述第二节点之间还设置有第十PMOS管(MP10)，第十PMOS管(MP10)的源极连接第六PMOS管(MP6)的漏极，其漏极连接所述第二节点，其栅极连接第三PMOS管(MP3)的漏极。
5.根据权利要求4所述的电平转换电路，其特征在于，所述第一NMOS管(MN1)、第二NMOS管(MN2)、第三NMOS管(MN3)、第四NMOS管(MN4)、第五NMOS管(MN5)、第六NMOS管(MN6)、第一PMOS管(MP1)、第二PMOS管(MP2)、第三PMOS管(MP3)和第四PMOS管(MP4)为低击穿电压管，所述第七NMOS管(MN7)、第八NMOS管(MN8)、第五PMOS管(MP5)、第六PMOS管(MP6)、第七PMOS管(MP7)、第八PMOS管(MP8)、第九PMOS管(MP9)和第十PMOS管(MP10)为高击穿电压管。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于电子科技大学，未经电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201810338710.3/1.html，转载请声明来源钻瓜专利网。
- 上一篇：电平转换电路
- 下一篇：一种脉冲电磁阀驱动电路及阀位记忆方法
