[发明专利]基于有效节点全方位最短连接的处理器阵列芯片复用方法

说明书

基于有效节点全方位最短连接的处理器阵列芯片复用方法属于处理器阵列重构技术领域，尤其涉及处理器阵列芯片的复用技术领域，其特征在于，对于处理器阵列芯片内烧制的失效处理器单元阵列，先后一次使用从左到右，然后再从右到左的贪心列路由算法程序分别得到两个在逻辑列左、右分布位置上相互互补的目标阵列，然后再在同一个处理器单元阵列即物理阵列上按有效处理器单元的坐标位置，标注出两个已取得的互补的目标阵列，即可获得一个完整的目标阵列。本发明具有速度快，易于普及推广的优点。

技术领域

本发明涉及重构阵列领域，具体涉及基于有效节点全方位最短连接的处理器阵列芯片复用方法。

背景技术

可重构计算是一种将软件的灵活性和硬件的高效性结合在一起的计算方式，比如现场可编程逻辑门阵列(FPGA，Field Programmable Gate Array)。其与普通微处理器之间的区别在于不仅可以改变控制流，还可以改变数据通路(Data Path)的结构，具有高性能、低硬件开销和功耗、灵活性好、扩展性好的优点。它利用可重构逻辑器件的动态重构特性，通过不同的配置文件，将特定的指令映射到可重构阵列上运行，能够充分利用硬件并行化执行的特点，提高计算效率,随着嵌入式处理器普遍要求缩短设计周期、降低设计和开发成本，另外最终市场和技术的不确定性越来越大，可重构处理逐步成为嵌入式处理器国际发展的趋势；

近年来，随着大规模集成电路的集成度的提高，可重构处理器阵列中的处理器单元损坏的可能性也逐渐增大，因此对可重构处理器阵列重构技术的研究也成为一个热点，一般来说有两大类重构的方法：冗余法(redundancy approach)和降格法(degradationapproach)，冗余法通过加入额外的未损坏处理器来替代可重构处理器阵列中的损坏单元，使用冗余法的技术有很多，例如：超大规模集成电路的容错性(I.Koren and A.D.Singh,“Fault Tolerance in VLSI Circuits,”Computer,vol.23,no.7,pp.73-83,July 1990)，降格法并不使用额外的处理器单元，而是尽可能的多利用处理器阵列中的非损坏处理器单元来形成一个新的子阵列，使用降格法的技术也有很多，例如：使用短链接来构建可降格超大规模集成电路处理器阵列的子阵列(Wu Jigang,Thambipillai Srikanthan,JiangGuiyuan,and Wang Kai:“Constructing sub-arrays with shortinterconnects fromdegradable VLSI arrays”,IEEE Trans.Parallel Distrib.Syst,vol.25,pp.929–938,2014)，使用四端口开关来高性能超大规模集成电路子阵列的重构算法(Wu Jigang andThambipillai Srikanthan:“Reconfiguration algorithms for power efficient VLSIsubarrays with four-port switches”,IEEE Trans.Computers,vol.55,pp.243–253,2006)，目前降格法的技术使用的都是基于启发式的方法，这些技术虽然可以减少长链接的数目，但没有办法保证重构后目标阵列的长连接数目最小。

发明内容

为克服现有技术的不足，本发明公开了基于有效节点全方位最短连接的处理器阵列芯片复用方法，

为实现上述目的本发明采用如下技术方案：

本发明的特征在于，是在计算机中依次按照以下步骤实现的(发明方法示意图和从左到右的贪心列路由算法的程序流程图分别如图2和图4所示)：

步骤(1)、计算机初始化；输入芯片上的处理器单元阵列；

所述芯片上待复用处理器单元阵列是一个大小为M×N，以处理器单元作为节点构成的物理阵列，m＝1,2,...,m,M，M为行数，m为行序号，n＝1,2,...,n,N，N为列数，n为列序号，其中，所述处理器单元是否有效是已知的，分别称为有效节点和失效节点，