[发明专利]一种微型显示器的像素电路

权利要求书

1.一种微型显示器的像素电路，包括发光器件，其特征在于：

所述像素电路至少包括N个串接相联的晶体管、第一驱动晶体管和电容器；

所述N个串接相联的晶体管中的N个串联晶体管的栅极分别连接至N个选通线；

所述N个串接相联的晶体管中的第一个串联晶体管的源极或漏极连接至数据线，所述N个串接相联的晶体管中的最后一个串联晶体管的漏极或源极连接至所述第一驱动晶体管的栅极，包括第一个串联晶体管和最后一个串联晶体管在内的所有N个串接相联的晶体管均彼此串联：上一个串联晶体管的漏极或源极连接至下一个串联晶体管的源极或漏极；

所述第一驱动晶体管的源极或漏极连接至像素电源或公共端，所述第一驱动晶体管的漏极或源极连接至所述发光器件的一端，所述发器件的另一端连接至公共端或像素电源；

所述电容器的一端连接至所述第一驱动晶体管的栅极，另一端连接至地或所述像素电源或地。

2.如权利要求1所述的像素电路，其特征在于，N为2、3或4。

3.如权利要求1所述的像素电路，其特征在于，所述N个串接相联的晶体管皆为沟道宽度不大于0.5微米的金属-氧化物半导体场效应晶体管，所述第一驱动晶体管为沟道宽度不小于0.25微米的金属-氧化物半导体场效应晶体管。

4.如权利要求1所述的像素电路，其特征在于，所述N个串接相联的晶体管各为P型或N型晶体管且所述第一驱动晶体管为P型或N型晶体管，所述P型晶体管的衬底连接至所述像素电源或其源极，所述N型晶体管的衬底连接至地。

5.如权利要求1所述的像素电路，其特征在于，所述N个串接相联的晶体管都工作于开关状态，当所述N个选通线使N个串接相联的晶体管全部打开时，所述数据线上的电压值充电至所述电容器，当所述N个串接相联的晶体管中有任意一个关闭时，所述电容器使所述第一驱动晶体管的栅极保持了所述电压值。

6.一种微型显示器的像素电路，包括发光器件，其特征在于：

所述像素电路至少包括N个串接相联的晶体管、第一驱动晶体管以及和所述第一驱动晶体管形成串接相连的M个控制晶体管和电容器；

所述N个串接相联的晶体管中的N个串联晶体管的栅极分别连接至N个选通线；所述N个串接相联的晶体管中的第一个串联晶体管的源极或漏极连接至数据线，所述N个串接相联的晶体管中的最后一个串联晶体管的漏极或源极连接至所述第一驱动晶体管的栅极，包括第一个串联晶体管和最后一个串联晶体管在内的所有N个串接相联的晶体管均彼此串联：上一个串联晶体管的漏极或源极连接至下一个串联晶体管的源极或漏极；

所述第一驱动晶体管和M个控制晶体管形成串联连接，前一个晶体管的漏极或源极连接至下一个晶体管的源极或漏极，第一个串联晶体管的源极或漏极连接至像素电源或公共端，最后一个串联晶体管的漏极或源极连接至所述发光器件的一端，所述发光器件的另一端连接至公共端或像素电源；

所述电容器的一端连接至所述第一驱动晶体管的栅极，另一端连接至地或所述像素电源或地。

7.如权利要求6所述的像素电路，其特征在于，N为2、3或4，M为1、2或3。

8.如权利要求6所述的像素电路，其特征在于，所述N个串接相联的晶体管皆为沟道宽度不大于0.5微米的金属-氧化物半导体场效应晶体管，所述第一驱动晶体管和所述M个串接相联的晶体管皆为沟道宽度不小于0.25微米的金属-氧化物半导体场效应晶体管。

9.如权利要求6所述的像素电路，其特征在于，所述N个串接相联的晶体管各为P型或N型晶体管且所述第一驱动晶体管为P型或N型晶体管，所述P型晶体管的衬底连接至所述像素电源或其源极，所述N型晶体管的衬底连接至地。