[发明专利]发光移位寄存器及发光控制方法、驱动电路及显示装置

权利要求书

1.一种发光移位寄存器，其特征在于，所述发光移位寄存器包括：

第一处理模块，电连接于输入信号端、第一时钟信号端和第二时钟信号端，所述第一处理模块用于根据所述输入信号端的信号、所述第一时钟信号端的信号和所述第二时钟信号端的信号，控制第一节点的信号；

第二处理模块，电连接于第一电平信号端、所述第一时钟信号端、所述第二时钟信号端、脉冲信号端和所述第一节点，所述第二处理模块用于根据所述第一电平信号端的信号、所述第一时钟信号端的信号、所述第二时钟信号端的信号、所述脉冲信号端的信号和所述第一节点的信号，控制第二节点的信号；所述第二处理模块包括第一晶体管和第二晶体管，所述第一晶体管为双栅晶体管，所述双栅晶体管的控制端电连接所述第一节点，所述双栅晶体管的第一端电连接所述第一时钟信号端，所述双栅晶体管的第二端电连接第三节点；所述第二晶体管的控制端电连接所述第一节点或所述第一时钟信号端，所述第二晶体管的第一端电连接所述脉冲信号端，所述第二晶体管的第二端电连接所述第二节点；

输出模块，电连接于所述第一电平信号端、第二电平信号端、所述第一节点和所述第二节点，所述输出模块用于根据所述第一电平信号端的信号、所述第二电平信号端的信号、所述第一节点的信号和所述第二节点的信号，控制输出信号端的信号。

2.根据权利要求1所述的发光移位寄存器，其特征在于，所述第一电平信号端的信号与所述第二电平信号端的信号不同；所述第一时钟信号端的信号与所述第二时钟信号端的信号均为脉冲信号，且，当所述第一时钟信号端的信号为低电平时，所述第二时钟信号端的信号为高电平；当所述第二时钟信号端的信号为低电平时，所述第一时钟信号端的信号为高电平。

3.根据权利要求1所述的发光移位寄存器，其特征在于，所述第一处理模块包括第三晶体管、第四晶体管、第五晶体管和第一电容，其中，

所述第三晶体管的控制端电连接所述第一时钟信号端，所述第三晶体管的第一端电连接所述输入信号端，所述第三晶体管的第二端电连接所述第一节点；

所述第四晶体管的控制端电连接所述第二时钟信号端，所述第四晶体管的第一端电连接所述第一节点，所述第四晶体管的第二端电连接所述第五晶体管的第一端；

所述第五晶体管的控制端电连接所述第三节点，所述第五晶体管的第二端电连接所述输入信号端或所述第一时钟信号端；

所述第一电容的第一端与所述第一节点电连接，所述第一电容的第二端与所述第二时钟信号端电连接。

4.根据权利要求1所述的发光移位寄存器，其特征在于，所述脉冲信号端的信号与所述第二时钟信号端的信号相同，所述第二晶体管的控制端与所述第一时钟信号端相连。

5.根据权利要求4所述的发光移位寄存器，其特征在于，所述第二处理模块还包括第六晶体管、第七晶体管、第八晶体管、第二电容和第三电容；

所述第六晶体管的控制端电连接所述第一时钟信号端，所述第六晶体管的第一端电连接所述第一电平信号端，所述第六晶体管的第二端电连接所述第三节点；

所述第七晶体管的控制端电连接所述第三节点，所述第七晶体管的第一端电连接所述第二时钟信号端，所述第七晶体管的第二端电连接第四节点；

所述第八晶体管的控制端电连接所述第二时钟信号端，所述第八晶体管的第一端电连接所述第四节点，所述第八晶体管的第二端电连接所述第二节点；

所述第二电容的第一端电连接所述第三节点，所述第二电容的第二端电连接所述第四节点；

所述第三电容的第一端电连接所述第一电平信号端或所述第二电平信号端，所述第三电容的第二端电连接所述第二节点。

6.根据权利要求5所述的发光移位寄存器，其特征在于，所述第二处理模块还包括第九晶体管，所述第九晶体管的控制端电连接所述输入信号端，所述第九晶体管的第一端电连接所述第二时钟信号端，所述第九晶体管的第二端电连接所述第二晶体管的第一端。