[发明专利]三维存储器及其制造方法

说明书

本发明提供一种三维存储器以及三维存储器的制造方法，该三维存储器包括核心存储电路以及外围电路，所述核心存储电路形成有至少一个存储串，所述三维存储器还包括：衬底，所述外围电路形成于所述衬底之上；共源极线层，形成于所述外围电路上，并与所述外围电路电连接；掺杂的半导体材料层，形成在所述共源极线层上，所述核心存储区设置在所述半导体材料层上。

技术领域

本发明涉及半导体制造领域，尤其涉及一种三维存储器以及该三维存储器的制造方法。

背景技术

随着平面型闪存存储器的发展，半导体的生产工艺取得了巨大的进步。但是近几年，平面型闪存的发展遇到了各种挑战：物理极限，现有显影技术极限以及存储电子密度极限等。在此背景下，为解决平面闪存遇到的困难以及最求更低的单位存储单元的生产成本，各种不同的三维存储器结构应运而生，通过把内存颗粒堆叠在一起来解决2D或者平面NAND闪存带来的限制。

三维存储器、例如3D NAND的存储单元包括交替沉积的导电层和层间绝缘层以及穿通导电层和层间绝缘层的垂直沟道孔(下文简称为沟道孔)。沟道孔中通过PECVD、HDPCVD、UHVCVD、MOCVD、MBE、ALD等工艺形成有电荷存储层。电荷存储层包括隧穿层、电荷捕获层以及阻挡层。隧穿层起电荷F-N隧穿的能量势垒层的作用，可以由氧化硅形成。电荷捕获层可以是能够捕获电荷的氮化物层。阻挡层起防止储存在电荷捕获层中的电荷移动到栅极的作用，可以由氧化硅形成。以下将由隧穿层、电荷捕获层以及阻挡层构成的电荷存储层简称为ONO层，并将形成存储单元阵列的区域称为核心存储区。

在核心存储区的外围形成有外围电路。外围电路例如包括CMOS(Co mplementaryMetal Oxide Semiconductor：互补金属氧化物半导体)器件，外围电路中的CMOS器件可以包括多种电压的器件。

发明内容

发明所要解决的技术问题

由于外围电路需要单独占用芯片空间，会导致芯片尺寸增大，核心存储区的布局效率降低，并且成本增加。

本发明为了解决这一问题而完成，其目的在于提供一种能减少外围电路所占用的空间从而减小芯片尺寸、提高核心存储区的布局效率并能降低成本的三维存储器。

解决技术问题所采用的技术手段

本发明的三维存储器，包括核心存储电路以及外围电路，所述核心存储电路形成有至少一个存储串，所述三维存储器还包括：衬底，所述外围电路形成于所述衬底之上；共源极线层，形成于所述外围电路上，并与所述外围电路电连接；掺杂的半导体材料层，形成在所述共源极线层上，所述核心存储区设置在所述半导体材料层上。

在本发明的至少一实施例中，所述掺杂的半导体材料层为p型多晶硅层。

在本发明的至少一实施例中，所述共源极线层为金属层。

在本发明的至少一实施例中，所述共源极线层的材料包括WSi。

在本发明的至少一实施例中，所述核心存储电路包括：

位于所述掺杂的半导体材料层上的堆叠结构，所述堆叠结构包括沿垂直于所述衬底的方向间隔排列的若干栅极层，所述存储串穿过所述堆叠结构。

在本发明的至少一实施例中，所述核心存储电路还包括：位于所述掺杂的半导体材料层内的掺杂区，所述掺杂区与所述共源极线层形成欧姆接触。

在本发明的至少一实施例中，所述掺杂区为N型掺杂。

在本发明的至少一实施例中，还包括：穿过所述堆叠结构的栅线隔槽，所述掺杂区位于所述栅线隔槽的下方。

在本发明的至少一实施例中，所述栅线隔槽中填充有绝缘材料；或者，所述栅线隔槽进一步贯穿到所述共源极线层，并填充有导体材料。