[发明专利]使用感测电路执行逻辑运算的设备及方法

说明书

本发明包含关于使用感测电路执行逻辑运算的设备及方法。实例设备包括存储器单元阵列及包括耦合到所述阵列的感测线的主要锁存器的感测电路。所述感测电路可经配置以：通过感测耦合到所述感测线的存储器单元而执行逻辑运算的第一运算阶段；通过感测耦合到所述感测线的相应数目个不同存储器单元而执行所述逻辑运算的数个中间运算阶段；及在不执行感测线地址存取的情况下在耦合到所述主要锁存器的次要锁存器中累加所述第一运算阶段及所述数个中间运算阶段的结果。

分案申请的相关信息

本案是分案申请。本分案的母案是申请日为2014年8月6日、申请号为201480050838.X、发明名称为“使用感测电路执行逻辑运算的设备及方法”的发明专利申请案。

技术领域

本发明大体上涉及半导体存储器及方法，且更特定来说涉及与使用感测电路执行逻辑运算有关的设备及方法。

背景技术

存储器装置通常提供为计算机或其它电子系统中的内部半导体集成电路。存在许多不同类型的存储器，其包含易失性存储器及非易失性存储器。易失性存储器可需要电力以维持其数据(例如，主机数据、错误数据等)且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、同步动态随机存取存储器(SDRAM)和晶闸管随机存取存储器(TRAM)等。非易失性存储器可通过在未供电时留存所存储数据而提供持久数据，且可包含NAND快闪存储器、NOR快闪存储器及电阻可变存储器(例如相变随机存取存储器(PCRAM)、电阻性随机存取存储器(RRAM))及磁阻性随机存取存储器(MRAM)(例如自旋力矩转移随机存取存储器(STT RAM))等。

电子系统通常包含数个处理资源(例如，一或多个处理器)，其可检索及执行指令且将所执行指令的结果存储到合适位置。处理器可包括数个功能单元，例如算术逻辑单元(ALU)电路、浮点单元(FPU)电路及/或组合逻辑区块，(例如)所述功能单元可用于通过对数据(例如，一或多个操作数)执行例如AND、OR、NOT、NAND、NOR及XOR逻辑运算的逻辑运算而执行指令。举例而言，功能单元电路(FUC)可用于对操作数执行例如加法、减法、乘法及/或除法的算术运算。

在将指令提供到FUC以供执行时可涉及电子系统中的数个组件。指令可由(例如)例如控制器及/或主机处理器的处理资源产生。数据(例如，将对其执行指令的操作数)可存储于可由FUC存取的存储器阵列中。可从所述存储器阵列检索指令及/或数据，且可在FUC开始对数据执行指令之前排序及/或缓冲指令及/或数据。此外，因为可通过FUC在一或多个时钟循环中执行不同类型的运算，所以还可排序及/或缓冲指令及/或数据的中间结果。

在许多例子中，处理资源(例如，处理器及/或相关联的FUC)可在存储器阵列外部，且经由处理资源与存储器阵列之间的总线存取数据以执行一组指令。可在存储器中处理器(PIM)装置中改善处理性能，在所述装置中可在存储器内部及/或附近(例如，直接在与存储器阵列相同的芯片上)实施处理器，从而可节省处理的时间及电力。然而，此类PIM装置可具有例如增大芯片大小的各种缺点。此外，此类PIM装置仍可消耗与执行逻辑运算(例如，计算功能)相关联的非所要电量。

附图说明

图1为根据本发明的数个实施例的呈包含存储器装置的计算系统的形式的设备的框图。

图2A说明根据本发明的数个实施例的耦合到感测电路的存储器阵列的一部分的示意图。

图2B说明根据本发明的数个实施例的与使用感测电路执行数个逻辑运算相关联的时序图。

图2C-1及2C-2说明根据本发明的数个实施例的与使用感测电路执行数个逻辑运算相关联的时序图。

图2D-1及2D-2说明根据本发明的数个实施例的与使用感测电路执行数个逻辑运算相关联的时序图。

图3说明根据本发明的数个实施例的感测电路的一部分的示意图。