[发明专利]包含可去除载体的可布线电铸衬底

说明书

通过提供载体并将图案化的第一金属层镀覆到载体上来制造用于组装半导体封装体的可布线电铸衬底，所述第一金属层被配置为用作组装的半导体封装体中的表面安装焊盘或输入/输出焊盘。将包含铜的图案化的第二金属层镀覆在第一金属层上，并且将配置用于安装多个半导体芯片的第三金属层镀覆在第二金属层上。然后去除载体以暴露第一金属层。

技术领域

本发明涉及在电子设备的组装和封装中使用的衬底。

背景技术

传统上，通过将半导体芯片组装在引线框形式的衬底上来制造半导体封装体。这种衬底在芯片键合、引线键合以及芯片和引线键合的封装期间支撑半导体芯片。封装之后，将衬底和包封剂切割或分离以形成分离的半导体封装体。

在便携式设备、可穿戴设备和其他消费产品的驱动下，半导体封装行业越来越需要生产外形尺寸更小的设备。要做到这一点，需要更紧凑且具有可布线电路的更薄的衬底来实现这种具有成本效益的先进封装解决方案的目的。

例如，名称为“用于精细间距微型化的半导体封装体及其制造方法（“Semiconductor Package for Fine Pitch Miniaturization and ManufacturingMethod thereof）”的第7,795,071号美国专利公开了精细间距半导体制造封装衬底以及使用该衬底的工艺。导电迹线被嵌入载体中并被绝缘层隔离，之后载体被选择性蚀刻以产生成品。

所述方法的问题在于，对于非常薄的封装衬底（例如100μm或更薄的封装衬底）来说，在制造衬底期间以及在其在半导体组装过程中的处理期间遇到许多挑战，诸如衬底中的翘曲或裂缝。这导致产量降低和成本增加，并且使半导体封装体更薄的能力受到限制。

发明内容

因此，本发明的目的是寻求提供一种用于半导体组装和封装的衬底，其适合于组装薄封装体并且在半导体组装过程的处理期间固有地更加鲁棒（robust）。

根据本发明的第一方面，提供了一种制造用于组装半导体封装体的可布线电铸衬底的方法，包括以下步骤：提供载体；将图案化的第一金属层镀覆到所述载体上，所述第一金属层被配置为用作组装的半导体封装体中的表面安装焊盘或输入/输出焊盘；在所述第一金属层上镀覆包含铜的图案化的第二金属层；在所述第二金属层上镀覆第三金属层，所述第三金属层被配置为用于将多个半导体芯片安装到所述第三金属层上；然后去除所述载体以暴露所述第一金属层。

根据本发明的第二方面，提供了一种用于组装半导体封装体的可布线电铸衬底，所述衬底包括：载体；第一金属层，所述第一金属层被配置为用作组装的半导体封装体中的表面安装焊盘或输入/输出焊盘；在所述第一金属层上的包含铜的第二金属层；以及在所述第二金属层上方的第三金属层，所述第三金属层被配置为用于将多个半导体芯片安装到所述第三金属层上；其中，所述载体能够去除以暴露所述第一金属层。

在下文中通过参考示出本发明的特定优选实施例的附图更详细地描述本发明将是方便的。附图和相关描述的特殊性不应被理解为取代由权利要求书限定的本发明的广义标识的一般性。

附图说明

现在将参照附图描述根据本发明的衬底及其制造工艺的例子，如下所示。

图1A至图1P示出了根据本发明优选实施例的用于制造衬底的工艺。

图2A至图2D示出了在去除用于支撑半导体芯片的衬底载体之前组装半导体芯片的方法。

图3A至图3G示出了将选择性表面精加工部结合到制造的衬底的迹线层上。

具体实施方式