[发明专利]时钟发生电路的重新配置

权利要求书

1.一种包括在芯片上的同步数字系统，所述同步数字系统包括：

同步数字逻辑电路，被配置为利用主时钟信号操作；

片上时钟信号发生器，被配置为独立于所述同步数字系统所接收的外部时钟信号而生成第一时钟信号；及

时钟信号选择器电路，被配置为：

在多个时钟信号之间选择以用作所述主时钟信号，其中所述多个时钟信号包括所述第一时钟信号和基于所述外部时钟信号的第二时钟信号；以及

响应于确定篡改检测信号指示可能篡改所述同步数字系统，选择所述第一时钟信号以用作所述主时钟信号。

2.如权利要求1所述的同步数字系统，其中，所述时钟信号选择器电路还被配置为当所述同步数字系统尚未确定所述篡改检测信号指示可能篡改所述同步数字系统时，至少部分地基于可软件配置寄存器的内容在所述多个时钟信号之间进行选择。

3.如权利要求1所述的同步数字系统，其中，所述同步数字逻辑电路被配置为：

响应于所述篡改检测信号指示可能篡改所述同步数字系统，执行需要持续时钟信号的安全措施，其中选择所述第一时钟信号使得能够执行所述安全措施而不考虑所述外部时钟信号是否停止。

4.如权利要求3所述的同步数字系统，其中，所述安全措施包括清除所述同步数字逻辑电路的状态信息。

5.如权利要求1所述的同步数字系统，其中，所述时钟信号选择器电路还被配置为响应于指示预期所述外部时钟信号丢失的时钟丢失信号来选择所述第一时钟信号。

6.如权利要求1所述的同步数字系统，其中，所述片上时钟信号发生器包括环形振荡器。

7.如权利要求1所述的同步数字系统，其中，所述时钟信号选择器电路还被配置为通过编程在所述多个时钟信号之间进行选择，而不会造成所述同步数字系统中由时钟引起的错误。

8.如权利要求7所述的同步数字系统，其中，所述时钟信号选择器电路包括抗尖峰脉冲时钟多路复用器，被配置为在所述多个时钟信号之间进行选择以用作所述主时钟信号。

9.一种防止包括在芯片上的同步数字系统中的篡改的方法，所述方法包括：

选择第一时钟信号作为所述同步数字系统的主时钟信号，其中所述第一时钟信号是基于所述同步数字系统所接收的外部时钟信号的；

接收指示可能篡改所述同步数字系统的篡改检测信号；及

响应于所述接收，选择第二时钟信号作为所述主时钟信号，其中所述第二时钟信号是由独立于所述外部时钟信号的片上时钟信号发生器生成的。

10.如权利要求9所述的方法，其中，在所述接收之前，选择所述第一时钟信号作为所述主时钟信号包括：至少部分地基于可软件配置寄存器的内容来在多个时钟信号之间进行选择。

11.如权利要求9所述的方法，还包括：响应于所述接收，执行需要持续时钟信号的安全措施，其中，选择所述第二时钟信号使得能够执行所述安全措施而不考虑所述外部时钟信号是否停止。

12.如权利要求11所述的方法，其中，执行所述安全措施包括清除所述同步数字系统的状态信息，其中所述第二时钟信号在清除所述状态信息期间被用作所述主时钟信号。

13.如权利要求11所述的方法，还包括：在执行所述安全措施之后，选择时钟信号作为所述主时钟信号，其中，所述时钟信号是至少部分地基于可软件配置寄存器的内容而从包括所述第一时钟信号和所述第二时钟信号的多个时钟信号中选择的。

14.如权利要求9所述的方法，其中，选择所述第二时钟信号作为所述主时钟信号还响应于接收到指示预期所述外部时钟信号丢失的信号。