[发明专利]基于CMOS反相器和忆阻器构成的全加电路

说明书

本发明公开了一种基于CMOS反相器和忆阻器构成的全加电路，包括四个CMOS反相器，其中：第一反相器和四个忆阻器构成一个异或门电路，第四反相器和另外四个忆阻器构成一个同或门电路，第二反相器和第三反相器分别接收初始进位信号V_Cin，第二反相器的上端与第一反相器的输入端连接，第二反相器的下端与第四反相器的输入端连接，由第二反相器输出进位信号V_Cout，异或门电路的输出端连接在第三反相器的上端，同或门电路的输出端连接在第三反相器的下端，由第三反相器输出和电压V_Sum。其效果是：该电路使逻辑电路融合了计算存储功能，大幅减少了逻辑操作步骤，精简了电路所需元件，使电路成本进一步降低，提高电路的集成度。

技术领域

本发明涉及忆阻器构成的逻辑电路，具体地讲，是一种基于CMOS反相器和忆阻器构成的全加电路。

背景技术

1971年，有学者根据电路完备性理论提出了除电容，电感，电阻之外的第四种基本电路元件，称其为忆阻器，并描述了其物理特性。然而，忆阻器物理实物一直没有被研制出来，所以并没有引起研究学者太多的关注。2008年,HP实验室研究人员宣布研制出了世界上第一个忆阻器实物器件，立即引起了研究人员以及工业界的广泛关注。因其具有记忆特性，可以将计算结果存储于自身等优点，大批学者开始研究这种有记忆特性的基础电路元件在现代电路系统设计中的潜能，特别是在信息存储及逻辑运算等领域。

现有技术中，有人将忆阻器与二极管相结合，提出了1T2M，2T2M存储结构替代原有的由6个二极管构成的随机存储单元。也有人用忆阻器构成随机阻变存储器，用于信息的存储。还有研究人员用忆阻器构成基础逻辑门电路，并基于此构建4M1M存储单元，用于信息存储。此外，也有大批学者将忆阻器用于逻辑运算，有人将电阻与忆阻器结合，提出了忆阻驱动门(MAD Gates)逻辑电路，实现了半加器以及全加器。

然而，现有的大多数的忆阻逻辑电路都有其自身的缺陷。例如，忆阻驱动门(MADGates)，其逻辑电路含有开关，电阻等尺寸较大的元器件，不利于大规模的集成，且由于其电路本身结构，导致逻辑响应会有两步的时延，大大的增加电路响应时间。而MAGIC Gates在逻辑内存运算以及应用设计中也有相应的局限性。上述研究大多都是利用忆阻器进行单一的存储或是进行单一的逻辑运算，忽略了忆阻器的记忆特性。

发明内容

为了解决上述问题，本发明提供了一种基于CMOS反相器和忆阻器构成的全加电路，将忆阻器的非易失性和逻辑二值性结合，实现了逻辑电路计算存储相融合，大幅减少了逻辑电路的操作步骤，时延，解决了现有逻辑电路操作步骤繁多，时延长等问题。

为了实现上述目的，本发明所采用的技术方案如下：

一种基于CMOS反相器和忆阻器构成的全加电路，其关键在于，包括四个CMOS反相器，其中：第一反相器和四个忆阻器构成一个异或门电路，第四反相器和另外四个忆阻器构成一个同或门电路，第二反相器和第三反相器分别接收初始进位信号V_Cin，所述第二反相器的上端与第一反相器的输入端连接，第二反相器的下端与第四反相器的输入端连接，由第二反相器输出进位信号V_Cout，所述异或门电路的输出端连接在第三反相器的上端，所述同或门电路的输出端连接在第三反相器的下端，由第三反相器输出和电压V_Sum。

可选地，在所述和电压V_Sum的输出端连接有一个忆阻器R_Sum，在所述进位信号V_Cout输出端连接有一个忆阻器R_Cout。

可选地，所述异或门电路中由两个忆阻器构成一个与门电路，另外两个忆阻器构成一个或门电路，所述与门电路的输出端接所述第一反相器的上端，所述或门电路的输出端接所述第一反相器的输入端，所述第一反相器的下端接低电平V_L，第一反相器的输出端作为所述异或门电路的输出端。