[发明专利]一种基于程序存储器地址总线系统的低功耗方法

说明书

本发明公开一种基于程序存储器地址总线系统的低功耗方法，所述程序存储器地址总线系统包括：程序存储器、微处理器以及地址总线，所述微处理器通过地址总线向所述程序存储器发送地址信息，以使所述程序存储器按照相应的地址发送程序数据，包括以下步骤：所述程序存储器的软件层将其中存储的程序的二进制地址目录转码为格雷码格式地址目录；所述程序存储器通过所述地址总线接收微处理器发送的格雷码格式的地址信息，并根据所述格雷码格式的地址目录查找相应的程序数据发送给所述微处理器。本发明以最少的硬件开销最大程度地降低因程序存储器地址总线信号翻转带来的功耗。

技术领域

本发明涉及集成电路微处理器设计领域，更具体地，涉及一种基于程序存储器地址总线系统的低功耗方法。

背景技术

随着摩尔定律的发展，集成电路特征尺寸不停减小，单块芯片上集成的晶体管数量不断增加，现在已经达到亿数量级，在集成度增加的同时，电路的性能也得到大幅度的提高，高性能的微处理器的工作频率已经突破GHz，但随之而来的也是系统功耗的不断增加，因此对工艺和封装也不断提出了更高的要求，由此可见，低功耗设计也越来越成为衡量微处理器性能的重要指标，特别地，对应用在无线传感器、物联网芯片等领域的微处理器而言，低功耗设计的重要性不言而喻。

传统哈佛架构下微处理器程序存储器的地址总线信号采用自然二进制码的形式进行通讯，总线在布局布线之后跨度长，会引入更复杂的电阻和电容效应，因此，信号在总线上的翻转带来的功耗比节点处信号翻转带来的更大。

程序存储器地址总线信号通常以连续地址信号变化，这种情况下总线上相邻地址跳变的位数较多，因此地址总线上产生的功耗较大，对于连续地址信号跳变而言，格雷码具有很大优势，相邻两位之间只有一位发生跳变，可以带来更好的稳定性和更低的功耗，现有方法是在地址信号产生端加一个格雷码编码电路，再在地址信号接收端加一个格雷码解码电路，这样虽然能够降低地址总线上的翻转功耗，但引入了额外两处节点逻辑，增加了面积，而且存储器的译码逻辑上的功耗并没有下降，整体功耗的下降效果并不明显，因此，研究一种既使用格雷码编码，又不引入过多额外逻辑的程序存储器地址系统设计方法尤为必要。

发明内容

针对现有技术的缺陷，本发明的目的在于解决微处理器程序存储器地址总线上信号翻转带来的过高功耗和现有功耗优化技术的不足的技术问题。

为实现上述目的，本发明提供一种基于程序存储器地址总线系统的低功耗方法，所述程序存储器地址总线系统包括：程序存储器、微处理器以及地址总线，所述微处理器通过地址总线向所述程序存储器发送地址信息，以使所述程序存储器按照相应的地址发送程序数据，包括以下步骤：

所述程序存储器的软件层将其中存储的程序的二进制地址目录转码为格雷码格式地址目录；所述程序存储器通过所述地址总线接收微处理器发送的格雷码格式的地址信息，并根据所述格雷码格式的地址目录查找相应的程序数据发送给所述微处理器。

可选地，所述微处理器包括程序指针生成模块和二进制-格雷码转换模块，所述方法还包括：所述程序指针生成模块生成自然二进制的地址信号，然后经由二进制-格雷码转换模块将二进制的地址信号转化为格雷码地址信号，再经过所述地址总线传输至所述程序存储器。

可选地，在所述程序存储器的软件层，当应用程序经编译器编译生成相应的原始烧录文件后，所述原始烧录文件中原始程序指令和对应的地址都已确定，然后设计应用程序处理所述原始烧录文件，将每条原始指令对应的自然二进制地址改写为格雷码格式地址，改写后按照烧录文件格式重新排序，生成新的烧录文件，最后再按照串口协议将其烧入所述程序存储器，所述新的烧录文件作为程序的格雷码格式地址目录。

总体而言，通过本发明所构思的以上技术方案与现有技术相比，具有以下有益效果：