[发明专利]用于确认队列的设备和方法

说明书

提供一种用于确认队列的设备和方法。根据一个总体方面，一种用于确认队列的设备可包括：缓存预取器，被配置为预测将从存储器系统检索的数据。缓存预取器可包括模式预测器电路和确认队列电路。模式预测器电路可被配置为预测将从存储器系统预取的存储器地址的序列。确认队列电路可被配置为：保持预测的存储器地址的窗化的确认队列，将请求的存储器地址与预测的存储器地址进行比较，如果请求的存储器地址包括在预测的存储器地址中，则指示已经发生成功预取。

本申请要求于2017年5月12日提交的名称为“集成确认队列(INTEGRATEDCONFIRMATION QUEUES)”的第62/505,836号临时专利申请和于2017年7月31日提交的第15/665,401号专利申请的优先权。这些在先提交的申请的主题通过引用包含于此。

技术领域

本公开描述总体上涉及计算机处理器。具体地讲，本公开涉及集成确认队列。

背景技术

计算机处理器通常使用缓存预取以通过在指令或数据被实际需要之前将指令或数据从较慢的存储器中的原始存储提取到较快的本地存储器来提高执行性能。例如，处理器在指令或数据块被实际需要之前从主存储器请求指令或数据块，并将对应的指令或数据块存放在缓存中。当指令或数据块被实际需要时，与不得不从主存储器请求指令或数据块的情况相比，从缓存可更快地访问指令或数据块。预取隐藏了存储器访问延迟。由于数据访问模式比指令模式展示出更少的规律性，因此，准确的数据预取通常比指令预取更具有挑战性。

在预取的背景下，程度是在预取操作中提前预取或预测的缓存行数量。预取距离表示数据块在需求访问流之前多远被预取。预取操作是有用还是无用取决于通过预取操作带来的项是否阻止未来缓存丢失。如果通过预取操作带来的项替换了有用块，从而可能增加缓存丢失，则预取操作有害。有害的预取导致缓存污染。如果通过预取操作带来的数据块已经存在于缓存中，则预取操作是多余的。

为了使数据预取器覆盖动态随机存取存储器(DRAM)访问延迟，数据预取器经常在需求流之前得到许多访问。然而，发出许多不正确的预取可能使存储器系统过载并降低吞吐量。此外，用于计算机处理器的确认队列可需要具有大功耗、使用大面积和时间关键(timing critical)的大的内容可寻址存储器(CAM)结构。通常，确认队列是对所有条目检查传入的虚拟地址或存储器地址的CAM。这样的大的CAM具有较慢的速度。由于多循环增加复杂性，因此，更大的CAM结构需要更高功率并潜在地导致速度路径问题。

发明内容

根据一个总体方面，一种设备可包括：缓存预取器，被配置为预测将从存储器系统检索的数据。缓存预取器可包括模式预测器电路和确认队列电路。模式预测器电路可被配置为预测将从存储器系统预取的存储器地址的序列。确认队列电路可被配置为：保持预测的存储器地址的窗化的确认队列，将请求的存储器地址与预测的存储器地址进行比较，如果请求的存储器地址包括在预测的存储器地址中，则指示已经发生成功预取。

根据另一总体方面，一种方法可包括：预测将从存储器系统预取的存储器地址的序列。所述方法可包括：保持预测的存储器地址的窗化的确认队列。所述方法可包括：将请求的存储器地址与预测的存储器地址进行比较。所述方法还可包括：如果请求的存储器地址包括在预测的存储器地址中，则指示已经发生成功预取。

在附图和下面的描述中阐述了一个或多个实现的细节。从说明书和附图以及权利要求，其他特征将是清楚的。

如在权利要求中更完整地阐述的，基本上如至少一幅附图所示和/或结合至少一幅幅图所描述的一种用于集成确认队列的系统和/或方法。

附图说明

图1是根据本公开的主题的系统的示例实施例的框图。

图2是根据本公开的主题的设备的示例实施例的框图。

图3是根据本公开的主题的设备的示例实施例的框图。