[发明专利]半导体设备

说明书

为了减小在半导体衬底上包括非易失性存储器和电容元件的半导体设备的尺寸，本公开提供了一种半导体设备。在半导体衬底的主面的电容元件区域中，从主面突出的鳍沿着Y方向布置同时沿着X方向延伸。在半导体衬底的主面的电容元件区域中，电容元件的电容器电极沿着X方向交替布置同时与鳍相交。鳍形成在布置在半导体衬底的非易失性存储器的存储器单元阵列中布置的其他鳍的形成步骤中。在非易失性存储器的控制栅电极的形成步骤中形成一个电容器电极。在非易失性存储器的存储栅电极的形成步骤中形成另一电容器电极。

相关申请的交叉参考

2017年4月28日提交的日本专利申请第2017-090251的包括说明书、附图和摘要的公开结合于此作为参考。

技术领域

本发明涉及半导体设备技术，并且更具体地，涉及有效地应用于在半导体衬底上包括非易失性存储器和电容元件的半导体设备的技术。

背景技术

例如，在日本未审查专利申请公开第2014-49735号(专利文献1)中描述了在半导体衬底上包括非易失性存储器的半导体设备，其公开了以下结构。即，在金属氧化物-氮化物-氧化物半导体(MONOS)存储器中通过用于控制栅极的多晶硅膜和用于存储器栅极的多晶硅膜形成电容元件的一对电容器电极。这一对电容器电极被布置为经由MONOS存储器的SiO₂/SiN/SiO₂(ONO)膜沿着半导体衬底的主面彼此相邻。

发明内容

要求在半导体衬底上包括非易失性存储器和电容元件的这种半导体设备减小尺寸。

本发明的其他问题和特征将从本说明书和附图的描述中变得清楚。

在根据一个实施例的半导体设备中，存储器区域中的存储器单元包括：多个第一突出部，被配置为从半导体衬底的主面突出；以及多个第一栅电极和第二栅电极，被配置为与突出部相交。电容元件区域中的电容元件包括从半导体衬底的主面突出的多个第二突出部以及与突出部相交的多个第一电容器电极和第二电容器电极。第一栅电极和第一电容器电极由第一导电膜形成，而第二栅电极和第二电容器电极由第二导电膜形成，并且相邻的第二突出部之间的距离小于相邻的第一突出部之间的距离。

在根据另一实施例的半导体设备中，存储器区域中的存储器单元包括：多个第一突出部，被配置为从半导体衬底的主面突出；以及多个第一栅电极和第二栅电极，被配置为与突出部相交。电容元件区域中的电容元件包括：多个第二突出部，被配置为从半导体衬底的主面突出；以及多个第一电容器电极和第二电容器电极，被配置为与突出部相交。第一栅电极和第一电容器电极由第一导电膜形成，而第二栅电极和第二电容器电极由第二导电膜形成，并且相邻的第一电容器电极之间的距离小于相邻的第一栅电极之间的距离。

在根据另一实施例的半导体设备中，存储器区域中的存储单元包括：多个第一突出部，被配置为在第一方向上从半导体衬底的主面突出；以及多个第一栅电极和第二栅电极，被配置为与突出部相交。电容元件区域中的电容元件包括：多个第二突出部，被配置为在第一方向上从半导体衬底的主面突出；以及多个第一电容器电极和第二电容器电极，被配置为与突出部相交。第一栅电极和第一电容器电极由第一导电膜形成，而第二栅电极和第二电容器电极由第二导电膜形成，并且布置在相邻的第二突出部之间的第二电容器电极在第一方向上的长度长于布置在相邻的第一突出部之间的第二栅电极在第一方向上的长度。

根据实施例，在半导体衬底上包括非易失性存储器和电容元件的半导体设备可以减小尺寸。

附图说明

图1是示出根据一个实施例的半导体芯片的布局配置的示例的示图；

图2是图1所示半导体芯片中的存储器单元阵列的主要部分的平面图；

图3是图2所示存储器单元阵列的存储器单元的放大平面图；