[发明专利]对于神经网络计算操作的动态精度

权利要求书

1. 一种装置，包括：

计算引擎，包含高精度部件和低精度部件；以及

至少部分包括硬件逻辑的逻辑，用于：

在所述计算引擎中接收指令；

选择所述高精度部件或者所述低精度部件中的至少一个来执行所述指令；以及

将门控应用于所述高精度部件或者所述低精度部件中的至少一个以执行所述指令。

2.如权利要求1所述的装置，其中：

所述门控包括时钟门控。

3.如权利要求1所述的装置，其中：

所述门控包括功率门控。

4.一种装置，包括：

至少一个执行单元；

至少一个FPGA，通信地耦合到所述至少一个执行单元；以及

至少部分包括硬件逻辑的逻辑，用于：

确定对于工作负荷或线程中的至少一个的工作负荷要求；以及

基于选择将所述工作负荷或所述线程中的所述至少一个重新映射到所述FPGA。

5.如权利要求4所述的装置，其中：

所述至少一个FPGA被集成到所述至少一个执行单元中。

6.如权利要求4所述的装置，其中：

所述至少一个FPGA通过宽的低等待时间通信接口而被通信地耦合到所述至少一个执行单元。

7.如权利要求4所述的装置，其中：

低负荷操作被映射到所述至少一个FPGA。

8.如权利要求4所述的装置，还包括FPGA合成器，所述FPGA合成器包括至少部分包括硬件逻辑的逻辑，用于：

将所述低负荷操作转换成变成线程的上下文状态的一部分的位。

9.如权利要求8所述的装置，还包括线程调度器，所述线程调度器包括至少部分包括硬件逻辑的逻辑，用于：

在线程调度操作期间通过所述位来对所述至少一个FPGA进行编程。

10.一种装置，包括至少部分包括硬件逻辑的逻辑，用于：

跟踪神经网络操作的精度级数据、以及在模型特定寄存器中暴露所述精度级数据。

11.一种装置，包括：

低级训练流水线；

高级训练流水线；以及

至少部分包括硬件逻辑的逻辑，用于

向所述高级训练流水线传递在所述低级训练流水线中生成误差的训练信号。