[发明专利]毫米波OFDM通信系统中时序控制并行处理方法及装置

说明书

本发明提出了一种适用于毫米波OFDM通信系统的时序控制并行处理方法及装置，该方法用于毫米波OFDM系统硬件实现系统设计中。时序控制并行处理方法，在基带数据处理之前根据帧头和帧格式生成时序控制信号，通过时序控制信号，严格控制基带数据各模块处理过程。数据传输中采用以OFDM符号块为单位的并行处理方法，并行各路数据处理相互独立。该方法通过时序控制信号来控制基带处理中各模块执行，能有效降低模块之间因数据存储转换对硬件内存资源的消耗；同时以OFDM符号块为单位进行并行处理，能有效降低基带处理FPGA时钟需求和系统复杂度。

技术领域

本发明属于无线通信技术领域，涉及一种在毫米波通信中适用于FPGA硬件实现的时序控制并行处理方法及装置。

背景技术

无线通信系统，信号通过无线电波在空气中全向传播，不可避免的存在多径干扰和频率选择性衰落等因素影响。OFDM技术通过将信道划分为若干相互正交的子信道，使每个子信道成为近似平坦信道，并让子信道并行传输信号，从而提高传输速率、增加频谱利用率的技术。除此之外，OFDM系统还具有较强的对抗多径的能力。这些特性使得，OFDM技术一直是学术界和工业界研究和关注的热点。

传统低频无线通信系统，受到频谱资源限制，传输速率提高已经变得非常困难。毫米波通信系统，具有丰富的频谱资源，可以大幅提高通信带宽，从而提高传输速率。除了具有高带宽、高传输速率特点之外，毫米波通信还具有高安全性、天线设备高集成度等特点。由于毫米波通信速率可以达到近10Gbps数量级，对硬件系统的处理能力提出了非常高的要求。毫米波通信系统帧结构也不同于传统LTE或IEEE 802.11n/ac等协议帧结构，需要特别设计。毫米波系统具有如此多优势的同时，也存在一些问题。超高采样率和带宽给硬件处理带来了很大的挑战。基带处理中如何实现高带宽处理，由于FPGA处理时钟限制传统的串行数据处理方式已经不能满足毫米波系统的要求，必须开发出并行处理系统来完成基带处理。

毫米波系统除了对FPGA基带处理时钟有较高的需求之外，其对FPGA内存、计算能力等也提出了很高的要求。传统LabVIEW FPGA系统开发中基带处理各模块虽然时钟相同，但是在不同的循环中进行处理，模块之间通过内存FIFO来传递数据。这种设计思路会消耗较多的内存资源并且当系统非常复杂，模块较多的时候，模块之间数据传输容易出错，还会出现内存耗尽等问题。

发明内容

发明目的：为解决上述问题，本发明公开了一种毫米波OFDM通信系统中时序控制并行处理方法及装置，旨在降低毫米波OFDM通信系统基带处理FPGA时钟，节省硬件内存资源，同时提升系统传输速率和稳定性。

技术方案：为了达到上述目的，本发明采用如下技术方案：

毫米波OFDM通信系统中时序控制并行处理方法，用于发射端基带数据处理，包括如下步骤：

(1)发射端根据毫米波OFDM帧格式和帧头位置生成时序控制信号；

(2)以OFDM符号为单元对前导和数据进行按符号块串并转换；其中，并行第i路前导字段x_i(n)与原始串行数据之间的关系为：x_i(n)＝x(i*L_OFDM+n)i＝0,1,...,N_pre,n＝0,1,...,L_OFDM；并行第i路数据字段x_i(n)与原始串行数据之间的关系为：x_i(n)＝x(i*L_OFDM+n)i＝0,1,...,N-1,n＝0,1,...,L_OFDM；L_OFDM为OFDM符号长度，N_pre为对应前导字段OFDM符号数，N为并行路数；

(3)将串并转换后的数据块进行N路并行基带处理，所述基带处理包括加扰码、信道编码、信号调制、IFFT、加CP和加窗函数，各处理模块根据时序控制信号识别数据的到来从而进行相应处理；