[发明专利]半导体装置以及唯一ID产生方法有效
申请号: | 201810378069.6 | 申请日: | 2018-04-25 |
公开(公告)号: | CN108806752B | 公开(公告)日: | 2023-08-18 |
发明(设计)人: | 齐藤朋也 | 申请(专利权)人: | 瑞萨电子株式会社 |
主分类号: | G11C16/22 | 分类号: | G11C16/22;G11C16/26 |
代理公司: | 中原信达知识产权代理有限责任公司 11219 | 代理人: | 李兰;孙志湧 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 装置 以及 唯一 id 产生 方法 | ||
1.一种半导体装置,包括:
存储器阵列,所述存储器阵列包括多个互补单元,所述互补单元中的每一个包括第一存储器单元和第二存储器单元,所述存储器阵列能够利用所述第一存储器单元的阈值电压与所述第二存储器单元的阈值电压之间的差来将数据保持在所述互补单元中;以及
唯一ID产生电路,所述唯一ID产生电路被配置成利用所述第一存储器单元的初始阈值电压和所述第二存储器单元的初始阈值电压来产生所述存储器阵列专有的ID,其中,
所述唯一ID产生电路执行以下处理:
在所述第一存储器单元的所述初始阈值电压已实质上偏移的第一状态下读出所述互补单元中的数据,作为第一数据;
在所述第二存储器单元的所述初始阈值电压已实质上偏移的第二状态下读出所述互补单元中的数据,作为第二数据;并且
当在所述第一状态下读出的所述互补单元中的所述第一数据与在所述第二状态下读出的所述互补单元中的所述第二数据彼此一致时,使用所述互补单元中的所述数据作为唯一ID。
2.根据权利要求1所述的半导体装置,其中所述唯一ID产生电路包括确定结果存储电路,所述确定结果存储电路被配置成存储关于在所述第一状态下读出的所述互补单元中的所述第一数据与在所述第二状态下读出的所述互补单元中的所述第二数据是否已彼此一致的确定的结果。
3.根据权利要求2所述的半导体装置,其中
所述确定结果存储电路存储与下述互补单元有关的地址信息,在该互补单元中在所述第一状态下读出的所述互补单元中的所述第一数据与在所述第二状态下读出的所述互补单元中的所述第二数据已彼此一致,并且
当产生下一个唯一ID时,所述唯一ID产生电路利用与存储在所述确定结果存储电路中的所述地址信息相对应的互补单元来产生所述唯一ID。
4.根据权利要求2所述的半导体装置,其中
所述确定结果存储电路存储与下述互补单元有关的地址信息,在该互补单元中在所述第一状态下读出的所述互补单元中的所述第一数据与在所述第二状态下读出的所述互补单元中的所述第二数据还未彼此一致,并且
当产生下一个唯一ID时,所述唯一ID产生电路不利用与存储在所述确定结果存储电路中的所述地址信息相对应的互补单元来产生所述唯一ID。
5.根据权利要求1所述的半导体装置,其中
在所述第一存储器单元的所述初始阈值电压已实质上减小的所述第一状态下,所述唯一ID产生电路读出所述互补单元中的所述数据,作为所述第一数据,并且
在所述第二存储器单元的所述初始阈值电压已实质上减小的所述第二状态下,所述唯一ID产生电路读出所述互补单元中的所述数据,作为所述第二数据。
6.根据权利要求5所述的半导体装置,其中
所述存储器阵列进一步包括:
与所述第一存储器单元相连的第一位线;
与所述第二存储器单元相连的第二位线;以及
与所述第一位线和所述第二位线相连的读出放大器,
所述唯一ID产生电路利用用于从所述第一位线汲取电流的第一电流汲取电路使所述第一存储器单元的所述初始阈值电压实质上减小,并且
所述唯一ID产生电路利用用于从所述第二位线汲取电流的第二电流汲取电路使所述第二存储器单元的所述初始阈值电压实质上减小。
7.根据权利要求1所述的半导体装置,其中
在所述第一存储器单元的所述初始阈值电压已实质上增大的所述第一状态下,所述唯一ID产生电路读出所述互补单元中的所述数据,作为所述第一数据,并且
在所述第二存储器单元的所述初始阈值电压已实质上增大的所述第二状态下,所述唯一ID产生电路读出所述互补单元中的所述数据,作为所述第二数据。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810378069.6/1.html,转载请声明来源钻瓜专利网。