[发明专利]一种像素结构及像素控制方法、阵列基板和显示装置

权利要求书

1.一种像素结构，包括放电子像素、显示子像素以及放电器件，所述放电子像素包括第一薄膜晶体管、第一公共电极，以及与所述第一薄膜晶体管的输出端连接的第一像素电极，所述显示子像素包括第二薄膜晶体管、第二公共电极以及与所述第二薄膜晶体管的输出端连接的第二像素电极；所述第一薄膜晶体管的栅极、所述第二薄膜晶体管的栅极以及放电器件的控制端分别与同一根栅线连接，所述放电器件的输入端与所述第一薄膜晶体管的输出端连接，其特征在于，所述放电器件的输出端与第一公共电极构成第一电荷接收器件，所述放电器件的输出端与第二公共电极构成第二电荷接收器件。

2.根据权利要求1所述的像素结构，其特征在于，所述放电器件的输出端包括主路电极、第一支路电极和第二支路电极，所述主路电极分别与所述第一支路电极和所述第二支路电极连接，所述主路电极的延伸方向与所述同一根栅线的延伸方向垂直；

所述第一支路电极与所述第一公共电极构成第一电荷接收器件，所述第二支路电极与所述第二公共电极构成第二电荷接收器件。

3.根据权利要求1所述的像素结构，其特征在于，所述放电器件的输出端与第一公共电极形成第一分流电容，所述放电器件的输出端与第二公共电极形成第二分流电容，所述第一分流电容的电容值和所述第二分流电容的电容值之和小于放电子像素中液晶电容的电容值。

4.根据权利要求3所述的像素结构，其特征在于，所述第一分流电容的电容值和所述第二分流电容的电容值相等。

5.根据权利要求1所述的像素结构，其特征在于，所述放电器件的输出端与第一公共电极电连接，所述放电器件的输出端与第二公共电极电连接，所述第一薄膜晶体管在导通状态的电流大于放电器件打开状态的电流。

6.根据权利要求1～5任一项所述的像素结构，其特征在于，所述第一薄膜晶体管的输入端和第二薄膜晶体管的输入端分别与同一根数据线连接。

7.根据权利要求6所述的像素结构，其特征在于，所述第一公共电极和所述第二公共电极均包括横向延伸部和竖向延伸部，所述横向延伸部与所述同一根栅线的延伸方向相同，所述竖向延伸部与所述同一根数据线的延伸方向相同，所述放电器件的输出端与第一公共电极所包括的横向延伸部均构成第一电荷接收器件，所述放电器件的输出端与第二公共电极所包括的横向延伸部均构成第二电荷接收器件。

8.一种像素控制方法，其特征在于，应用权利要求1～7任一项所述的像素结构，该像素控制方法包括：

利用同一根栅线导通第一薄膜晶体管和第二薄膜晶体管，并打开放电器件；

利用第一薄膜晶体管向第一像素电极充电，利用第二薄膜晶体管向第二像素电极充电；

第一像素电极通过第一薄膜晶体管和放电器件将部分电荷释放至第一电荷接收器件和第二电荷接收器件，使得第一像素电极的像素电压小于第二像素电极的像素电压。

9.根据权利要求8所述的像素控制方法，其特征在于，所述放电器件的输出端与第一公共电极形成第一分流电容，所述放电器件的输出端与第二公共电极形成第二分流电容时，所述第一像素电极通过第一薄膜晶体管和放电器件将部分电荷释放至第一电荷接收器件和第二电荷接收器件包括：

所述第一像素电极通过第一薄膜晶体管和放电器件将部分电荷释放至第一分流电容和第二分流电容并进行存储。

10.根据权利要求8所述的像素控制方法，其特征在于，所述放电器件的输出端与第一公共电极电连接，所述放电器件的输出端与第二公共电极电连接时，所述第一像素电极通过第一薄膜晶体管和放电器件将部分电荷释放至第一电荷接收器件和第二电荷接收器件包括：

所述第一像素电极通过第一薄膜晶体管和放电器件将部分电荷释放至第一公共电极和第二公共电极中。

11.一种阵列基板，其特征在于，包括至少一个权利要求1～7任一项所述的像素结构。