[发明专利]PCS协议复用芯片和方法

说明书

本发明提供了一种PCS协议复用芯片和方法，该芯片包括：第一编码模块，用于对发送通路中的发送数据进行编码；第二编码模块，用于对发送通路中的发送数据进行编码；编码选择模块，用于接收所述第一使能信号线传输的第一使能信号，在第一使能信号的控制下利用第一编码模块或者利用第二编码模块对发送数据进行编码。本发明实施例能够在同一架构下，实现按照10GBase‑KR PCS协议和10.3125G Serial RapidIO PCS协议封装的数据的传输，节省了大量逻辑资源，减少了芯片的使用成本。

技术领域

本发明涉及计算机软件技术领域，尤其是涉及一种PCS协议复用芯片和方法。

背景技术

以太网是基于数据帧传输的计算机局域网。随着以太网技术的不断发展，以太网技术的应用由最初的局域网，已经扩展到了城域网和广域网，应用范围及其广泛。

高速串行(RapidIO)技术主要是面向高性能嵌入式系统的互联通信，比以太网的传输效率更高，而且由于RapidIO技术在路由、交换、容错纠错和使用方便性上有较完善的考虑，可以实现基于硬件的高性能可靠数据传输。

以太网和RapidIO都是具有广泛应用的协议，在一些复杂应用场景下，需要能够实现以太网和RapidIO两种协议，并在这两者之间能进行动态切换。现有技术在解决这个问题时，均是分别实现了两种协议，即在同一架构下，仅能单独实现数据在10G背板以太网物理编码子层(10GBase-KR Physical Coding Sublayer，10GBase-KR PCS)或10.3125G高速串行物理编码子层(10.3125G Serial RapidIO Physical Code Sublayer，10.3125G SerialRapidIO PCS协议)的传输，占用了大量逻辑资源，增加了芯片的使用成本。

发明内容

有鉴于此，本发明的目的在于提供一种PCS协议复用芯片和方法，以缓解了现有技术中存在的逻辑资源浪费、芯片使用成本高的技术问题。

第一方面，本发明实施例提供了一种PCS协议复用芯片，包括：用于处理按照10GBase-KR PCS协议封装的发送数据的第一编码模块、用于处理按照10.3125G SerialRapidIO PCS协议封装的发送数据的第二编码模块、分别与所述第一编码模块和所述第二编码模块连接的编码选择模块，所述编码选择模块接第一使能信号线；

所述第一编码模块，用于对发送通路中的发送数据进行编码；

所述第二编码模块，用于对发送通路中的发送数据进行编码；

所述编码选择模块，用于接收所述第一使能信号线传输的第一使能信号，在所述第一使能信号的控制下利用所述第一编码模块或者利用所述第二编码模块对所述发送数据进行编码。

结合第一方面，本发明实施例提供了第一方面的第一种可能的实施方式，其中，所述芯片还包括：与所述编码选择模块电性连接的加扰模块以及与所述加扰模块电性连接的发送变速箱；

所述加扰模块，用于以所述编码选择模块输出的编码数据作为输入进行加扰处理；

所述发送变速箱，用于以所述加扰模块输出的加扰数据作为输入进行位宽转换处理及频率转换处理。

结合第一方面，本发明实施例提供了第一方面的第二种可能的实施方式，其中，所述芯片还包括：发送端异步FIFO模块、异步时钟选择模块和与所述发送变速箱电性连接的发送端极性控制模块，所述异步时钟选择模块接第二使能信号线；

所述发送端异步FIFO模块，用于对发送通路接收到的初始数据进行跨时钟域处理；