[发明专利]对自主机器处的机器学习进行屏障和同步

说明书

本申请公开了对自主机器处的机器学习进行屏障和同步。描述了一种用于促进对自主机器处的机器学习进行屏障和同步的机制。如本文所描述的实施例的一种方法包括：检测与关联于一个或多个处理装置的机器学习相关的线程组。所述方法可以进一步包括：促进所述线程组跨多个管芯的屏障同步，使得线程组中的每个线程跨与所述多个管芯相关联的一组计算元件而被调度，其中，每个管芯表示所述一个或多个处理装置中的处理装置，所述处理装置包括图形处理器。

技术领域

在本文中所描述的实施例总体上涉及数据处理，并且更具体地涉及促进对自主机器处的机器学习进行屏障(barrier)和同步。

背景技术

当前的并行图形数据处理包括被开发用于对图形数据执行如例如线性内插、曲面细分、光栅化、纹理映射、深度测试等特定操作的系统和方法。传统地，图形处理器使用固定功能计算单元来处理图形数据；然而，最近，部分图形处理器已经被制成是可编程的，使得这种处理器能够支持更广泛的操作以处理顶点和片段数据。

为了进一步提高性能，图形处理器通常实现如流水线处理等处理技术，所述处理技术尝试在图形流水线的不同部分中并行处理尽可能多的图形数据。具有单指令多线程(SIMT)架构的并行图形处理器被设计成使图形流水线中的并行处理量最大化。在SIMT架构中，多组并行线程尝试尽可能经常地同步执行程序指令，以提高处理效率。Shane Cook(肖恩·库克)的《CUDA Programming(CUDA编程)》的第3章第37至51页(2013年)和/或NicholasWilt(尼古拉斯·威尔特)的《CUDA Handbook,A Comprehensive Guide to GPUProgramming(CUDA手册——GUP编程综合指南)》的第2.6.2至3.1.2章节 (2013年6月)中可以找到关于SIMT架构的软件和硬件的总体概述。

机器学习已经成功解决了许多种任务。在训练和使用机器学习算法 (例如，神经网络)时产生的计算自然地适应于高效并行实现。因此，如通用图形处理单元(GPGPU)等并行处理器已经在深度神经网络的实际实现中起到了重要作用。具有单指令多线程(SIMT)架构的并行图形处理器被设计成使图形流水线中的并行处理量最大化。在SIMT架构中，多组并行线程尝试尽可能经常地同步执行程序指令，以提高处理效率。通过并行机器学习算法实现提供的效率允许使用大容量网络，并且使那些网络能够通过较大数据集进行训练。

常规的屏障和同步技术由于任何数量的原因而受到严重限制，诸如完全依赖于软件、无法访问以经过多个线程组、以及缺少通用功能等，并且因此，这种技术在诸如时间、内存、功率和带宽等系统资源方面效率低下。

附图说明

在附图中通过示例的方式而不是通过限制的方式来展示了实施例，在附图中，相同参考号指代类似元件。为了能够详细理解以上述特征的方式，可以通过参考实施例具有对上文简述的更具体说明，附图中展示了所述实施例中的一些。然而，要指出的是，附图仅仅展示了典型实施例，并且因此不应被认为是对本发明范围的限制，因为附图可以展示其他等效实施例。

图1是框图，展示了被配置成实现本文所述实施例的一个或多个方面的计算机系统。

图2A至图2D展示了根据实施例的并行处理器部件。

图3A和图3B是根据实施例的图形多处理器的框图。

图4A至图4F展示了其中多个图形处理单元通信地耦合至多个多核处理器的示例性架构。

图5是根据实施例的图形处理流水线的概念图。

图6展示了根据一个实施例的托管屏障和同步机制的计算装置。

图7展示了根据一个实施例的屏障和同步机制。

图8A展示了根据一个实施例的用于采用和使用用于机器学习的多管芯屏障的架构设置。