[发明专利]一种集成电路研发用掩膜板

说明书

本发明提供了一种集成电路研发用掩膜板，其中，包括图形区域和非图形区域，所述图形区域包括第一图形区域和位于所述第一图形区域之外的第二图形区域，所述第一图形区域和所述第二图形区域之间设置一遮光带，于所述遮光带上增加一第一切割道，所述非图形区域设有第二切割道，所述第一切割道和所述第二切割道上设置套刻标记；有益效果：可根据研发需求分别对OPC图形区及其他图形区进行曝光，有效避免了硅片上OPC图形区域光阻残留对其他图形区域的干扰，保证了各图形区域功能的正常实现。

技术领域

本发明涉及集成电路制造领域，尤其涉及一种集成电路研发用掩膜板。

背景技术

随着集成电路制造技术向着更高集成度、更小特征尺寸的方向发展，光刻技术已成为限制集成电路向更小特征尺寸发展的关键因素。光刻工艺的主要任务是将集成电路的设计版图实现由掩膜板到硅片表面的转移。然而随着特征尺寸的减小，光的干涉和衍射效应使得光刻在硅片上所产生的实际图形与设计版图的理想图形之间存在很大的差异，掩膜板图形转移失真，从而影响到电路的性能和成品率。

光学邻近效应修正(OPC，Optical Proximity Correction)是目前业界普遍采用的一种对电路的设计版图进行预先修正来补偿光的干涉和衍射效应造成的缺陷，然后将修正后的图形由掩膜板转移到硅片表面，以达到曝光工艺要求的方法。

在光刻工艺研发过程中，往往需要将OPC图形与其他功能图形设计在同一块掩膜板上来模拟不同光刻层硅片表面的真实状况进行修正，图1为现有集成电路研发用掩膜板设计布局示意图。而OPC图形区域中违反设计规则的图形在经过光刻后在硅片上发生光阻残留并转移产生的缺陷，会对硅片上其他图形区域的性能测试造成干扰甚至破坏。

发明内容

针对上述问题，本发明提供了一种集成电路研发用掩膜板，其中，包括图形区域和非图形区域，所述图形区域包括第一图形区域和位于所述第一图形区域之外的第二图形区域，所述第一图形区域和所述第二图形区域之间设置一遮光带，于所述遮光带上增加一第一切割道，所述非图形区域设有第二切割道，所述第一切割道和所述第二切割道上设置套刻标记。

其中，所述第一图形区域为光学邻近效应修正图形区域。

其中，所述第二图形区域为其他图形区域。

其中，所述第一图形区域和所述第二图形区域为规则的几何图形。

其中，所述遮光带的宽度不固定。

其中，所述第一切割道至所述第一图形区域的距离和所述第一切割道至所述第二图形区域的距离相等。

其中，所述第一切割道的宽度不超过所述遮光带的宽度。

其中，所述第二切割道的数量为6个。

其中，所述套刻标记的样式应保持一致。

有益效果：上述设计方案可实现根据研发需求分别对OPC图形区及其他图形区进行曝光，并打开后续光刻层所需的套刻标记，有效避免了硅片上 OPC图形区域光阻残留对其他图形区域的干扰，保证了各图形区域功能的正常实现。

附图说明

图1现有集成电路研发用掩膜板设计布局示意图；

图2～5本发明中布局实施例示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。