[发明专利]反符合电路及脉冲信号检测电路

权利要求书

1.一种反符合电路，其特征在于，包括：在可编程逻辑器件上实现的反符合逻辑控制单元、及脉冲信号产生单元；

所述反符合逻辑控制单元，具有用以接收第一甄别脉冲的第一输入端和用以接收第二甄别脉冲的第二输入端，所述反符合逻辑控制单元用以根据接收的第一甄别脉冲和第二甄别脉冲而生成并输出控制信号；

所述脉冲信号产生单元与所述反符合逻辑控制单元连接，所述脉冲信号产生单元用以响应所述控制信号而生成脉冲信号。

2.如权利要求1所述的反符合电路，其特征在于，所述反符合逻辑控制单元包括有限状态机，根据所述第一甄别脉冲和第二甄别脉冲的电平变化而发生状态跳转。

3.如权利要求2所述的反符合电路，其特征在于，所述有限状态机在所述第一甄别脉冲从高电平变为低电平且对应的所述第二甄别脉冲持续为低电平时，跳转至输出所述控制信号的状态。

4.如权利要求3所述的反符合电路，其特征在于，所述有限状态机的跳转状态包括状态IDLE、状态S0、状态S1、状态S2；

所述状态IDLE下，所述第一甄别脉冲和所述第二甄别脉冲均为低电平，输出的标记位为0，在所述第一甄别脉冲从低电平变为高电平时跳转至所述状态S0；

所述状态S0下，所述第一甄别脉冲为高电平、所述第二甄别脉冲为低电平，输出的标记位为0，在所述第一甄别脉冲从高电平变为低电平时跳转至所述状态S1，而在所述第二甄别脉冲从低电平变为高电平时跳转至所述状态S2；

所述状态S1下，所述第一甄别脉冲和所述第二甄别脉冲均为低电平，输出的标记位为1，作为所述控制信号，之后跳转至所述状态IDLE；

所述状态S2下，所述第一甄别脉冲和所述第二甄别脉冲均为高电平，输出的标记位为0，在所述第一甄别脉冲从高电平变为低电平时跳转至所述状态IDLE。

5.如权利要求2所述的反符合电路，其特征在于，还包括时钟单元，连接所述可编程逻辑器件的时钟输入端，用以输出时钟信号，所述时钟信号可对所述有限状态机进行时序控制。

6.如权利要求2所述的反符合电路，其特征在于，还包括复位单元，连接所述可编程逻辑器件的复位端，用以输出复位信号，所述复位信号(RST)可对有限状态机进行状态复位。

7.如权利要求1所述的反符合电路，其特征在于，所述可编程逻辑器件包括FPGA。

8.一种脉冲信号检测电路，其特征在于，包括：甄别电路、计数器及如权利要求1-7中任意一项所述的反符合电路；

所述甄别电路，用以接收输入信号，并将所述输入信号分别与第一参考电压和第二参考电压比较后输出所述第一甄别脉冲和第二甄别脉冲，其中，所述第一参考电压和第二参考电压的电压值不同；

所述反符合电路连接所述甄别电路和所述计数器，用以接收所述甄别电路输出的第一甄别脉冲和第二甄别脉冲；

所述计数器用以对所述反符合电路输出的脉冲信号进行计数。

9.如权利要求8所述的脉冲信号检测电路，其特征在于，所述计数器在所述可编程逻辑器件上实现。

10.如权利要求8所述的脉冲信号检测电路，其特征在于，还包括信号调理电路，连接在所述甄别电路的前端，用以对所述输入信号进行信号调理后输出至所述甄别电路中。

11.如权利要求8所述的脉冲信号检测电路，其特征在于，所述甄别电路包括第一甄别器和第二甄别器；

所述第一甄别器的两个输入端分别接收所述输入信号和所述第一参考电压，在所述输入信号高于所述第一参考电压时，所述第一甄别器的输出端输出所述第一甄别脉冲；

所述第二甄别器的两个输入端分别接收所述输入信号和所述第二参考电压，在所述输入信号高于所述第二参考电压时，所述第二甄别器的输出端输出所述第二甄别脉冲。

12.如权利要求8所述的脉冲信号检测电路，其特征在于，还包括参考电压电路，用以输出所述第一参考电压和第二参考电压。