[发明专利]半导体器件及其制造方法有效
申请号: | 201810384325.2 | 申请日: | 2018-04-26 |
公开(公告)号: | CN108807390B | 公开(公告)日: | 2023-08-08 |
发明(设计)人: | 川嶋祥之;桥本孝司 | 申请(专利权)人: | 瑞萨电子株式会社 |
主分类号: | H10B43/30 | 分类号: | H10B43/30;H10B43/00 |
代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 李辉;董典红 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体器件 及其 制造 方法 | ||
1.一种半导体器件,具有第一电容元件和第二电容元件,所述半导体器件包括:
半导体衬底,具有主表面和面向所述主表面的背表面;
第一半导体区域,所述第一半导体区域是所述半导体衬底的第一区域并且形成在所述主表面侧;
第一绝缘层,形成在所述主表面上方;
第一半导体层,形成在所述第一绝缘层上方;
第二绝缘层,形成在所述第一半导体层上方;
第一导体层,形成在所述第二绝缘层上方;和
第三绝缘层,所述第三绝缘层与所述第一半导体层和所述第一绝缘层的侧壁接触,并且在平面图中围绕所述第一半导体层和所述第一绝缘层,
其中所述第一电容元件包括所述第一半导体层、所述第二绝缘层和所述第一导体层,
其中所述第二电容元件包括所述第一半导体区域、所述第一绝缘层和所述第一半导体层,
其中所述半导体衬底和所述第一半导体层中的每个都包括单晶硅层,以及
其中所述第一电容元件和所述第二电容元件并联耦合。
2.根据权利要求1所述的半导体器件,还包括覆盖所述第一导体层和所述第二绝缘层的侧壁的侧壁绝缘膜。
3.根据权利要求1所述的半导体器件,
其中所述第一导体层、所述第一半导体区域和所述第一半导体层具有相同的导电类型,以及
其中所述第一导体层和所述第一半导体区域中的每个的杂质浓度高于所述第一半导体层的杂质浓度。
4.根据权利要求1所述的半导体器件,在与所述第一区域不同的第二区域中还包括:
第四绝缘层,形成在所述半导体衬底的主表面上方;
第二半导体层,形成在所述第四绝缘层上方;
第二导体层,经由第五绝缘层形成在所述第二半导体层上方;和
一对第二半导体区域,形成在所述第二半导体层中以夹住所述第二导体层,
其中所述第四绝缘层的厚度等于所述第一绝缘层的厚度。
5.根据权利要求4所述的半导体器件,在与所述第一区域和所述第二区域不同的第三区域中还包括:
第三导体层,经由第六绝缘层形成在所述半导体衬底的主表面上方;和
一对第三半导体区域,形成在所述半导体衬底中以夹住所述第三导体层,
其中所述第六绝缘层的厚度等于所述第二绝缘层的厚度。
6.根据权利要求5所述的半导体器件,
其中所述第六绝缘层的厚度大于所述第五绝缘层的厚度。
7.根据权利要求5所述的半导体器件,在与所述第一区域、所述第二区域和所述第三区域不同的第四区域中还包括:
第四导体层,经由第七绝缘层形成在所述半导体衬底的主表面上方;和
一对第四半导体区域,形成在所述半导体衬底中以夹住所述第四导体层,
其中所述第七绝缘层包括第一氮化硅层。
8.根据权利要求7所述的半导体器件,
其中所述第二绝缘层包括第二氮化硅层。
9.根据权利要求1所述的半导体器件,在与所述第一区域不同的第五区域中还包括:
第八绝缘层,形成在所述半导体衬底的主表面上方;
第三半导体层,形成在所述第八绝缘层上方;
第四导体层,经由第九绝缘层形成在所述第三半导体层上方;和
一对第五半导体区域,形成在所述第三半导体层中以夹住所述第四导体层,
其中所述第八绝缘层的厚度等于所述第一绝缘层的厚度,以及
其中所述第九绝缘层的厚度等于所述第二绝缘层的厚度。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810384325.2/1.html,转载请声明来源钻瓜专利网。
- 上一篇:存储器
- 下一篇:快闪存储器及其形成方法