[发明专利]半导体集成电路零部件用托盘及其制造方法

说明书

本发明提供一种半导体集成电路零部件用托盘(1)，其具有用于收容半导体集成电路零部件的多个凹部(4)，其特征在于，在各凹部(4)内形成有1个或多个波浪形壁(7)，该1个或多个波浪形壁(7)的顶面位于成为支承面的位置，该支承面用于对应当被收容于多个凹部(4)中的各凹部的半导体集成电路零部件进行支承。据此，能够防止被收容于半导体集成电路零部件用托盘的半导体集成电路零部件由于静电等而贴附于该半导体集成电路零部件用托盘。

技术领域

本发明涉及一种用于收容IC等半导体集成电路零部件(半导体芯片)的半导体集成电路零部件用托盘及其制造方法，详细而言，涉及一种能够防止被收容在堆叠的多个半导体集成电路零部件用托盘中的半导体集成电路零部件贴附于该托盘的支承面或上层的半导体集成电路零部件用托盘的背面的半导体集成电路零部件用托盘及其制造方法。

背景技术

近年来，半导体芯片(半导体集成电路零部件)小型化、越来越薄。因此，有时被收容在半导体集成电路零部件用托盘的凹部(pocket)中的半导体芯片会由于静电等原因而贴附于从下方支承该半导体芯片的支承面。另外，被收容在半导体集成电路零部件用托盘的凹状的凹部中的半导体芯片有时还会贴附于堆叠在该半导体集成电路零部件用托盘的上层的另一半导体集成电路零部件用托盘的背面。若像这样半导体芯片贴附于半导体集成电路零部件用托盘的表面或背面，则不容易从半导体集成电路零部件用托盘取出半导体芯片，若要强行取出该半导体芯片，会损伤半导体芯片。

【现有技术文献】

【专利文献】

专利文献1：日本发明专利公开公报特开2002-002871号

发明内容

【发明要解决的技术问题】

通过减小半导体集成电路零部件用托盘和被收容在其中的半导体集成电路零部件(PKG)的接触面积，能够抑制静电的产生。但是，专利文献1所示的圆锥形或棱锥形形状的突起部1b很可能会由于与半导体芯片接触的该突起部b的顶端对半导体芯片的背面施加过度的压力而使半导体芯片产生裂纹。

本发明提供一种半导体集成电路零部件用托盘，其能够防止被收容在半导体集成电路零部件用托盘的凹部中的半导体集成电路零部件贴附于用于从下方支承该半导体集成电路零部件的支承面、贴附于堆叠的多个半导体集成电路零部件用托盘的上层托盘的背面。

【用于解决技术问题的技术方案】

本发明提供一种半导体集成电路零部件用托盘，其具有用于收容半导体集成电路零部件的多个凹部，其特征在于，在各凹部内形成有1个或多个波浪形壁，该1个或多个波浪形壁的顶面位于成为支承面的位置，该支承面用于对应当被收容于凹部内的半导体集成电路零部件进行支承。

另外，本发明提供一种半导体集成电路零部件用托盘，其具有用于收容半导体集成电路零部件的多个凹部，其特征在于，在各凹部内形成有彼此分离的多个壁，该彼此分离的多个壁的顶面位于成为支承面的位置，该支承面用于对应当被收容于凹部内的半导体集成电路零部件进行支承。

并且，该半导体集成电路零部件用托盘的特征在于，在该半导体集成电路零部件用托盘的背面形成有1个或多个壁，在该半导体集成电路零部件用托盘被堆叠在收容有半导体集成电路零部件的其他半导体集成电路零部件用托盘的上层的情况下，所述背面的1个或多个壁的顶面位于能与被收容于下层的所述其他半导体集成电路零部件用托盘的半导体集成电路零部件接触的位置。

另外，提出一种制造半导体集成电路零部件用托盘的方法，在该半导体集成电路零部件用托盘的表面具有用于收容半导体集成电路零部件的多个凹部，在该方法中，包括在各凹部内形成1个或多个波浪形壁的步骤，在该步骤中，以该1个或多个波浪形壁的顶面成为支承面的方式在各凹部内形成1个或多个波浪形壁，其中所述支承面用于对应当被收容于凹部内的半导体集成电路零部件进行支承。