[发明专利]数据撷取方法及装置

说明书

本发明公开了一种数据撷取方法及装置。数据撷取方法包括接收数据信号以及对应数据信号的时脉信号；依据时脉信号以产生辅助时脉信号，其中时脉信号以及辅助时脉信号的相位不相同；使时脉信号以及辅助时脉信号分别对数据信号进行取样，以分别获得多个数据状态以及多个边界取样结果；依据多个数据状态以及分别对应的多个边界取样结果来产生多个边界信息，并依据多个边界信息进行累加动作以产生暂存值；以及依据暂存值调整时脉信号以产生调整后时脉信号，并依据调整后时脉信号对数据信号进行取样以获得多个传输数据。

技术领域

本发明提供一种数据撷取方法及装置，且特别是有关于一种藉由增加一组辅助时脉信号使数据撷取装置学习自主调整信号完整性的相关参数，以提升数据传输速率的数据撷取方法及装置。

背景技术

随着显示面板解析度与画面更新率的上升，对传输显示数据速率的需求也越来越高，但在数据传输的路径上，时常会因电阻电容延迟(RC delay)以及信号抖动(jitter)，导致数据传输的速率有其上限。因此，目前在显示面板的驱动电路上已有许多相关技术的发展及应用，其中包括内置时脉(Embedded Clock)和等化器(Equalizer)。

然而，因源极驱动器通过时脉数据恢复电路(Clock-Data-Recovery，CDR)产生的时脉信号和数据信号之间存在相位的差异，使得数据在撷取时，其建立时间(set up time)或保持时间(hold time)并非为最佳状态，并且当传输速率提升到一定程度时，会导致数据在接收时发生错误。此外，因制程差异和操作环境的不同，相同的等化设定无法适用于所有的显示器。因此，有必要发展能自主训练调整信号完整性相关参数的驱动装置。

发明内容

本发明提供一种数据撷取方法及装置，可以自主调整信号完整性相关设定，以使用在更高的数据传输速率，并确保所接收的数据的正确性。

本发明的数据撷取方法包括：接收数据信号以及对应数据信号的时脉信号；依据时脉信号以产生辅助时脉信号，其中时脉信号以及辅助时脉信号的相位不相同；使时脉信号以及辅助时脉信号分别对数据信号进行取样，以分别获得多个数据状态以及多个边界取样结果；依据多个数据状态以及分别对应的多个边界取样结果来产生多个边界信息，并依据多个边界信息进行累加动作以产生暂存值；以及依据暂存值调整时脉信号以产生调整后时脉信号，并依据调整后时脉信号对数据信号进行取样以获得多个传输数据。

在本发明的一实施例中，上述的数据撷取方法中依据时脉信号以产生辅助时脉信号的步骤包括：反向时脉信号以产生辅助时脉信号。

在本发明的一实施例中，上述的数据撷取方法中，其中时脉信号为外部接收的时脉信号或内置时脉信号。

在本发明的一实施例中，上述的数据撷取方法中依据多个数据状态以及分别对应的多个边界取样结果来产生多个边界信息的步骤包括：当相邻二数据状态依序为第一逻辑电平及第二逻辑电平时，使相邻二数据状态间的各边界取样结果等于对应的各边界信息；以及当相邻二数据状态依序为第二逻辑电平及第一逻辑电平时，依据反向对应的各边界取样结果来产生对应的各边界信息，其中第一逻辑电平为低逻辑电平，第二逻辑电平为高逻辑电平。

在本发明的一实施例中，上述的数据撷取方法中依据多个数据状态以及分别对应的多个边界取样结果来产生多个边界信息的步骤包括：当相邻三数据状态依序为第一逻辑电平、第二逻辑电平及第一逻辑电平时，使相邻三数据状态对应的各边界取样结果等于对应的各边界信息；以及，当相邻三数据状态依序为第二逻辑电平、第一逻辑电平以及第二逻辑电平时，依据反向相邻三数据状态对应的各边界取样结果来产生对应的各边界信息，其中第一逻辑电平为低逻辑电平，第二逻辑电平为高逻辑电平。

在本发明的一实施例中，上述的数据撷取方法中依据多个边界信息进行该累加动作以产生暂存值的步骤包括：在校正时间区间中，使多个边界信息进行相加以产生暂存值。