[发明专利]一种电荷泵电路有效
| 申请号： | 201810392350.5 | 申请日： | 2018-04-27 |
| 公开（公告）号： | CN108390556B | 公开（公告）日： | 2020-01-03 |
| 发明（设计）人： | 李泽宏;张成发;赵念;熊涵风;孙河山 | 申请（专利权）人： | 电子科技大学 |
| 主分类号： | H02M3/07 | 分类号： | H02M3/07;H02M1/088 |
| 代理公司： | 51232 成都点睛专利代理事务所(普通合伙) | 代理人： | 葛启函 |
| 地址： | 611731 四川省成*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 电源电压 时钟信号 地电压 高电平 电荷泵电路 低电平 电平转换单元 电源产生单元 时钟产生单元 时钟控制信号 电荷泵单元 参考电源 基准参考 参考地 电荷泵输出电压 电子电路技术 充电效率 控制信号 驱动效率 输出信号 相位相反 泵升 | ||
1.一种电荷泵电路，其特征在于，包括基准参考电源产生单元(1)、时钟产生单元(2)、电平转换单元(3)和电荷泵单元(5)，
所述基准参考电源产生单元(1)用于产生参考地(VSSH)和参考电源(VDD)，其电源电压为高电平(VDDH)，其地电压为低电平(VSS)；
所述时钟产生单元(2)用于产生时钟控制信号(CLK)，其电源电压为所述参考电源(VDD)，其地电压为低电平(VSS)；
所述电平转换单元(3)用于产生相位相反的第一时钟信号(CLK1)和第二时钟信号(CLK2)，其控制信号为所述时钟控制信号(CLK)，其电源电压为高电平(VDDH)，其地电压为所述参考地(VSSH)；
所述电平转换单元(3)包括第一反相器(INV1)、第一NMOS管(MN1)、第二NMOS管(MN2)、第三NMOS管(MN3)、第五PMOS管(MP5)、第六PMOS管(MP6)、第七PMOS管(MP7)、第八PMOS管(MP8)和第九PMOS管(MP9)，
第一NMOS管(MN1)的栅极连接第二NMOS管(MN2)、第五PMOS管(MP5)和第八PMOS管(MP8)的栅极并作为所述电平转换单元(3)的控制端连接所述时钟控制信号(CLK)，其漏极连接第五PMOS管(MP5)的漏极以及第三NMOS管(MN3)和第九PMOS管(MP9)的栅极，其源极连接第二NMOS管(MN2)和第三NMOS管(MN3)的源极并连接所述参考地(VSSH)；
第六PMOS管(MP6)的栅极连接第三NMOS管(MN3)和第九PMOS管(MP9)的漏极并输出所述第一时钟信号(CLK1)，其漏极连接第八PMOS管(MP8)的源极，其源极连接第五PMOS管(MP5)和第七PMOS管(MP7)的源极并连接高电平(VDDH)；
第七PMOS管(MP7)的栅极连接第二NMOS管(MN2)和第八PMOS管(MP8)的漏极，其漏极连接第九PMOS管(MP9)的源极；
第一反相器(INV1)的输入端连接所述第一时钟信号(CLK1)，其输出端输出所述第二时钟信号(CLK2)；
所述电荷泵单元(5)的电源电压为高电平(VDDH)，地电压为低电平(VSS)，在所述第一时钟信号(CLK1)和第二时钟信号(CLK2)的控制下将所述高电平(VDDH)泵升产生所述电荷泵电路的输出信号(Vout)。
2.根据权利要求1所述的电荷泵电路，其特征在于，还包括控制单元(4)，所述控制单元(4)包括迟滞比较器，所述迟滞比较器的正向输入端连接所述输出信号(Vout)，其负向输入端连接所述参考地(VSSH)，其输出端输出使能信号(EN)控制所述时钟产生单元(2)。
3.根据权利要求1所述的电荷泵电路，其特征在于，还包括放电单元(6)，所述放电单元包括放电电流源，所述放电电流源的负向端连接所述输出信号(Vout)，其正向端连接低电平(VSS)。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于电子科技大学，未经电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201810392350.5/1.html，转载请声明来源钻瓜专利网。
