[发明专利]一种基于开关电容阵列的锁相环环路滤波器及锁相环

说明书

本发明涉及一种基于开关电容阵列的锁相环环路滤波器及锁相环，包括电容阵列、开关阵列和状态机；电容阵列包括电容C₁‑C_n，开关阵列包括开关s1‑sn、开关sx和开关sy，每一个开关对应控制一个电容；开关s1‑sn可选择连接至金属线vnode通过开关sx导通至VDD或VSS，也可选择连接至金属线vctrl_i；状态机用于控制开关阵列。本发明了解决了现有的锁相环环路滤波器所采用的启动预充电路依然存在锁相时间过长的技术问题，本发明所提供环路滤波器电路结构简单，能够精确快速的调节控制电压初设值vctrl_i。

技术领域

本发明属于半导体芯片，具体涉及一种基于开关电容阵列的锁相环环路滤波器及锁相环。

背景技术

手持及可穿戴设备对于时钟系统的要求是启动响应迅速、锁相时间短、低功耗、芯片面积小。其时钟电路由锁相环(PLL)(phase-lock-loop)实现。图1所示为一个标准锁相环结构示意图，由依次连接的鉴频鉴相器、电荷泵、环路滤波器、压控振荡器和连接在鉴频鉴相器输入端和压控振荡器输出端之间的分频器构成。鉴频鉴相器比较输入基准频率refclk和反馈频率的频差和相差，输出一个频/相差信号，相差信号的宽度代表两个输入信号上升沿的时间差(即相位差)。电荷泵产生一个正比于相位差的电流。环路滤波器把输入电流转化成压控振荡器的控制电压vctrl，控制电压vctrl升高或者降低是依赖于相位差信号。压控振荡器输出时钟信号clock的频率由控制电压vctrl控制。对于相同输出时钟信号频率，不同的工艺温度电压(PVT)需要不同的控制电压vctrl。控制电压vctrl由一个电荷泵i_cp和环路滤波器产生。环路滤波器包含积分电容C0，控制电压vctrl由电荷泵电流i_cp对积分电容C0充放电而产生。实际应用中，由于电荷泵电流i_cp有限(10ua级别)，而积分电容C0一般都在100pf以上，在锁相环(PLL)启动时，如果vctrl初始值为0(vss)或vdd，则电荷泵需要耗费较长时间(100us级别)才能使vctrl达到其目标值vctrl_d.因此实际使用中锁相环(PLL)通常采用一个启动预充电路，绕过电荷泵i_cp直接给vctrl预设一个非零初始值vctrl_i.此后关闭该启动预冲电路，锁相环(PLL)电荷泵开始工作，通过对积分电容C0充放电而使得控制电压vctrl从其初始值vctrl_i变化至目标值vctrl_d并实现快速锁相。如图2中虚线所示电路为现有通用快速启动预充电路，由电阻R0/R1/R2,一对pmos nmos开关(P0，N0)以及一个传输门开关S0组成。

其原理为启动时绕过电荷泵icp，通过电阻与开关对积分电容C0充放电，其工作过程可分为两个阶段：阶段1、vctrl设初值。C0电容初始时储存电荷为0。在此阶段开关S0、P0、N0均导通，电源电压vdd通过电阻R0/R1/R2对C0充电。其vctrl初值vctrl_i由下列公式决定：

C0上建立起vctrl_i的95％所需时间为：

阶段2为环路锁相阶段，此时开关S0、P0、N0均断开，C0上的电压在电荷泵i_cp的作用下从vctrl_i逐步调节至vctrl_d，最终实现锁相。

由上述分析可知：在控制电压vctrl设初值阶段，此种启动预充电路必须等待系统备妥后才能开始工作。由于电阻R0/R1/R2的存在，vctrl设初值过程约需要5us时间。在环路锁相阶段，由于该结构导致所有工艺温度电压参数情况下初始vctrl_i都为同一个值，但vctrl_d目标值随工艺温度电压相差很大，在部分工艺温度电压PVT下vctrl_d与vctrl_i电压差可达电荷泵icp需要较长时间(10us～15us级别)才能在C0上产生压差。因此现有的启动预充电路能够实现在接近标准工艺温度电压情况下的快速锁相；但是在与标准工艺温度电压偏差较大情况下，控制电压目标值vctrl_d与控制电压初设值vctrl_i相差较大，环路锁相时间过长，无法实现快速锁相；且有部分功率损耗在电阻R0/R1/R2上。

发明内容