[发明专利]一种自举电路

说明书

本发明涉及一种自举电路，该自举电路包括反相器INV31、INV32，PMOS管M₃₁、M₃₂、M₃₃，NMOS管M₃₄以及电容C₃₁、C₃₂；反相器INV31的输入端为自举电路的输入端，反相器INV31的输出端连接至反相器INV32的输入端和电容C₃₁的一端，电容C₃₁的另一端连接至PMOS管M₃₁的漏极；PMOS管M₃₁的栅极连接至反相器INV31的输入端，源极连接至VDD，PMOS管M₃₁的漏极还连接至PMOS管M₃₃的栅极；PMOS管M₃₃的源极连接至PMOS管M₃₂的漏极和电容C₃₂的一端，电容C₃₂的另一端连接至反相器INV32的输出端和NMOS管M₃₄的源极，PMOS管M₃₂的源极连接至VDD；NMOS管M₃₄的漏极与PMOS管M₃₃的漏极相互连接之后作为自举电路的输出端。本发明在面积无明显增加的条件下，提出一种高可靠自举电路，结构简单，可靠性高。

技术领域

本发明属于集成电路技术领域，涉及一种自举电路。

背景技术

自举电路是高速高精度采样开关中常用的一种电路，它可以提高采样系统的线性度。图1是一种高速高精度采样电路，它包括采样开关M₁₁、M₁₂、采样电容C_S1，以及自举电路。自举电路11降低M1在采样相的导通电阻的非线性。自举电路2用来提高M₁₂在采样相的栅压，从而降低M₁₂的导通电阻。这是因为V_CM的电位一般在VDD/2附近，随着电源电压的降低，M₁₂的栅源电压V_GS也降低，其导通电阻越来越大，这会降低高速采样系统的线性度。通常用自举电路12来增加M₁₂在导通时的栅源电压V_GS。图2是一种传统的自举电路12的一种结构，当clk_in为低电平时，节点11为高电平，M₂₃、M₂₄、M₂₅导通，M₂₁、M₂₂关闭，节点22、clk_out为低电平，节点23为高电平。当clk_in为高电平，节点21为低电平，M₂₁、M₂₂导通，M₂₃、M₂₄、M₂₅关闭，节点23和clk_out的电压为Vdd+Vdd·C₂₁/(C₂₁+C_p)，其中，C_p为节点23的寄生电容。此时，M₂₂的栅源(漏)电压V_GS22和漏源(漏)电压V_GS22以及M₂₅的栅源电压均大于Vdd，M₂2和M₂₅容易被击穿，可靠性降低。

发明内容

有鉴于此，本发明的目的在于提供一种自举电路，大大提高自举电路的可靠性。

为达到上述目的，本发明提供如下技术方案：

一种自举电路，该自举电路包括反相器INV31、INV32，PMOS管M₃₁、M₃₂、M₃₃，NMOS管M₃₄以及电容C₃₁、C₃₂；

所述反相器INV31的输入端为自举电路的输入端，所述反相器INV31的输出端连接至反相器INV32的输入端和电容C₃₁的一端，电容C₃₁的另一端连接至PMOS管M₃₁的漏极；