[发明专利]瓦式TR组件毫米波可扩展芯片架构

说明书

本发明提出的一种瓦式TR组件毫米波芯片可扩展架构，旨在提供一种具有高功能密度和通道集成密度，通用可靠，可灵活扩展的低成本芯片构架。本发明通过下述技术方案予以实现：幅相调制芯片四路幅相调制通道左右对称，设置在幅相调制芯片中央的一分四功率分配合成网络对应四路幅相调制通道连接幅相调制单元，一分四功率分配合成网络通过相连的公共通道增益补偿单元连接天线波束形成网络对接公共口的射频口，射频口对侧设有数字功能单元，四个对称幅相调制单元各自通过幅相调制芯片左右两侧对应相连的四通道射频口对称连接多功能芯片中的低噪声/功率放大单元，从而形成与各自对应子阵天线互联射频接口连通的可扩展基本单元。

技术领域

本发明涉及一种可广泛应用于通信、雷达、制导、遥感、频谱学及生物效应等多种领域毫米波相控阵天线TR组件中的可扩展芯片架构。所谓“相控阵”是指天线上成千上万个辐射元有规律地排列，每个辐射元的相位受到有规律的控制。

背景技术

二维有源相控阵天线，以其扫描波束无惯性捷变，优异的射频性能，良好的通道冗余性等特点，近年来得到迅速发展和广泛应用。此类天线的最大特点就是TR组件有源收发通道在二维平面内按1/2λ_g(工作波长)间距周期性扩展，这也形成了TR组件布局中最基本也是最重要的约束条件，即单个通道TR链路功能的集成实现总是约束在λ_g/2×λ_g/2区间及其投影方向闭合空间中。根据TR链路功能在组件中铺展维度，TR组件形成了砖式(Z向铺展)和瓦式(X-Y平面铺展)两种典型架构。这两种架构的实现主要由两个层面的技术来支撑：芯片级一次集成和子阵级二次集成。由于众所周知的原因，基于半导体集成工艺的芯片级一次集成，对TR组件尤其是毫米波频段TR组件的架构实现，功能密度和集成密度的提升以及低成本的实现都起着至关重要的作用。

砖式TR组件先于瓦式TR组件发展和成熟，这主要是由其架构的实现难度决定的。砖式架构每个TR通道链路功能可沿Z向铺展布局，避开了X-Y平面内单通道投影面积不大于λ_g/2×λ_g/2的尺寸约束。采用分离收发套片搭建的砖式TR组件开始成熟并应用在低频段有源相控阵天线中。随半导体射频芯片由单一功能向单芯片多功能的技术跨越，砖式TR组件逐渐覆盖了Ka频段以下毫米波二维有源相控阵的工程应用需求，但砖式架构在应用中暴露出不少问题：单通道芯片占高，如目前集成度相对较高的“两片式”方案(收发芯片+幅相调制核心芯片)，单通道芯片数量仍在两只以上，面积超过12mm²，导致TR组件成本难以显著下降；由于链路功能沿Z向铺展，TR组件纵向尺寸较大，在毫米波频段难以满足小型化天线所要求的低剖面、轻薄化需求；TR组件主要热交换区居于外围，各射频通道散热路径不一致，尤其在高功率应用中会出现较高温度梯度而影响芯片性能和稳定性。