[发明专利]一种双极型晶体管结构及其制作方法

说明书

本发明公开了一种双极型晶体管结构及其制作方法，通过在双极型晶体管结构中使用导电埋层取代常规的注入埋层，可在集电极串联电阻上的部分区域实现金属互连，因而可大幅降低集电极串联总体串联电阻，从而有效提高了器件性能；同时，通过使用导电埋层取代注入埋层，可以无需使用外延工艺，直接在衬底上形成双极型晶体管，从而降低了工艺成本。

技术领域

本发明涉及半导体制造技术领域，更具体地，涉及一种可减小集电极电阻的双极型晶体管结构及其制作方法。

背景技术

通常，双极型晶体管被用在双极工艺、双极型晶体管+互补型MOS晶体管工艺(Bipolar+CMOS：BiCMOS)或锗硅BiCMOS工艺中。由于这些工艺都是平面工艺，而垂直型双极型晶体管的电流需要从发射极垂直进入基区，最后被集电极收集。因此，在垂直型双极型晶体管的电流路径上存在着一系列的寄生电阻，从而影响了双极型晶体管的性能。

上述双极型晶体管的寄生电阻中，集电极电阻的大小对高频电路和高速数字电路的性能都同时有着重要的影响。其中，在高频交流电路中，集电极串联电阻过高，会降低双极型晶体管的截止频率，并增加集电极和发射极之间的饱和压降；而在高速数字电路中，集电极串联电阻的增加，将降低器件的特征频率和最大电流驱动能力。

如图1所示，其为常规NPN双极型晶体管的结构截面图。图中器件使用P型衬底10。为了减小集电极串联电阻，在制作N型外延层13之前，先进行N型埋层12的注入和退火，然后在N型外延层13上进行实现器件之间隔离的沟槽隔离11工艺。N⁺发射极15位于P型基区16的上方，P型基区16则通过P⁺基极14从表面引出。而使用N型穿透层18则可以进一步减小集电极串联电阻。

上述NPN双极型晶体管中的电流路径如图1中箭头所示，电流从N⁺发射极15流出，通过P型基区16、N型外延层13、N型埋层12、N型穿透层18，最终从集电极17流出。由于其电流路径上的串联电阻全部由半导体材料中进行N型或P型的掺杂构成，因而这一电流路径上的电阻率将主要取决于掺杂浓度。而通过掺杂来实现半导体的低电阻率，其作用是非常有限的。

上述电流路径上的方块电阻通常在几十到几百欧姆之间。如果能够进一步降低电流路径上的串联电阻，则双极型晶体管的截止频率、特征频率和最大电流驱动能力等性能都能够得到进一步提高。

发明内容

本发明的目的在于克服现有技术存在的上述缺陷，提供一种可减小集电极电阻的双极型晶体管结构及其制作方法。

为实现上述目的，本发明的技术方案如下：

本发明提供了一种双极型晶体管结构，包括：

设于第一型衬底上的第二型基极、第一型发射极、第一型集电极；

设于第一型衬底上且包围第二型基极、第一型发射极的第二型基区；

设于第一型衬底上且包围第一型集电极的第一型穿透层；以及

设于第一型衬底上且相邻位于第二型基区和第一型穿透层下方的导电埋层；所述导电埋层用于将由第一型发射极流出的电流传导收集至第一型集电极。

优选地，所述导电埋层的宽度在垂直投影方向上将第一型发射极和第一型集电极完全覆盖。

优选地，所述导电埋层为金属埋层或金属化合物埋层。

优选地，还包括设于第一型衬底上的沟槽隔离，所述沟槽隔离围绕第二型基区、第一型穿透层和导电埋层设置。

优选地，还包括介质隔离层，覆盖于沟槽隔离和导电埋层底部的第一型衬底底面表面。

优选地，所述第一型为N型或P型，所述第二型为P型或N型。