[发明专利]多串多输出数模转换器有效
申请号: | 201810420072.X | 申请日: | 2018-05-04 |
公开(公告)号: | CN108809316B | 公开(公告)日: | 2022-07-08 |
发明(设计)人: | 古淑荣;D·A·登普西;曲光阳;王汉卿;T·Y·刘 | 申请(专利权)人: | 亚德诺半导体国际无限责任公司 |
主分类号: | H03M1/66 | 分类号: | H03M1/66;H03M1/72;G01N27/416 |
代理公司: | 中国贸促会专利商标事务所有限公司 11038 | 代理人: | 刘倜 |
地址: | 爱尔兰*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 多串多 输出 数模转换器 | ||
1.多输出数模转换器DAC电路,其提供至少两个不同分辨率的模拟输出信号,所述DAC电路包括:
第一串的第一阻抗元件;
第二串的第二阻抗元件,其能够与所述第一串的至少一个第一阻抗元件并联耦合;
响应于第一数字输入信号,第一开关网络将所述第一阻抗元件中的至少一个上产生的电压通过所述第二串耦合到第一输出节点,所述第一数字输入信号包括具有最高有效位MSB和最低有效位LSB的第一数字位流,所述第二阻抗元件被配置为产生与所述第一数字输入信号对应的第一模拟信号;和
响应于第二数字输入信号,第二开关网络将所述第一阻抗元件中的一个处产生的电压耦合到第二输出节点而不利用所述第二串,所述第一阻抗元件被配置为产生与所述第二数字输入信号对应的第二模拟信号,
其中所述第一输出节点和所述第二输出节点形成多个输出,以及
其中所述第一模拟信号和所述第二模拟信号具有不同的分辨率。
2.权利要求1所述的DAC电路,所述电路包括:
负载补偿电路,选择性地调整所述第一阻抗元件和第二阻抗元件中的一者的上拉或下拉以补偿所述第一阻抗元件和第二阻抗元件中的另一者的负载。
3.权利要求2所述的DAC电路,其中所述负载补偿电路包括:
一个或多个用于抗串扰的阻抗元件;和
第三开关网络,将所述一个或多个用于抗串扰的阻抗元件与至少一个第二阻抗元件并联耦合。
4.权利要求2所述的DAC电路,其中所述负载补偿电路包括:
至少一个电流源;和
第三开关网络,将所述至少一个电流源耦合到所述第二串。
5.权利要求2所述的DAC电路,包括:
控制电路,被配置为使用所述第一数字输入信号和所述第二数字输入信号的MSB之间的比较来控制所述负载补偿电路。
6.权利要求1所述的DAC电路,包括:
第一多路复用器,具有第一输入和第二输入;和
第二多路复用器,具有第一输入和第二输入,
其中所述第一多路复用器的第一输入耦合到所述第一输出节点并被配置为接收所述第一模拟信号,
其中所述第二多路复用器的第一输入耦合到所述第二输出节点并被配置为接收所述第二模拟信号,
其中所述第一多路复用器的第一输入耦合到所述第二多路复用器的第二输入,和
其中所述第二多路复用器的第一输入耦合到所述第一多路复用器的第二输入。
7.权利要求1所述的DAC电路,其中所述第一阻抗元件包括第一电阻器,每个第一电阻器具有第一电阻,其中所述第二阻抗元件包括第二电阻器,每个第二电阻器具有第二电阻。
8.权利要求1所述的DAC电路,包括:
第四开关网络,将所述第二阻抗元件中的至少一个耦合到所述第一输出节点。
9.权利要求1所述的DAC电路,其中所述第一输出节点是第一DAC的输出节点,其中所述第二输出节点是第二DAC的输出节点,并且其中所述第一DAC和所述第二DAC共享所述第一串。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于亚德诺半导体国际无限责任公司,未经亚德诺半导体国际无限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810420072.X/1.html,转载请声明来源钻瓜专利网。
- 上一篇:数模转换器
- 下一篇:数模转换器(DAC)终端