[发明专利]在集成电路器件中实施浮点三角函数

权利要求书

1.一种用于计算第一浮点数的三角函数的电路，包括：

近似电路，所述近似电路在输入端口处接收所述第一浮点数，并且所述近似电路包括：

被耦合到所述输入端口的提取电路，所述提取电路基于所述第一浮点数生成第一定点数和第二定点数以及第二浮点数，

被耦合到所述提取电路的第一存储电路和第二存储电路，所述第一存储电路和所述第二存储电路存储所述三角函数的输出值的预定浮点数，并且分别基于所述第一定点数和所述第二定点数而输出所述预定浮点数的第三浮点数和第四浮点数，以及

耦合到所述提取电路以及所述第一存储电路和所述第二存储电路的算术电路，所述算术电路对所述第二浮点数、所述第三浮点数和所述第四浮点数执行浮点算术运算，以生成第五浮点数作为所述第一浮点数的所述三角函数的近似值。

2.根据权利要求1所述的电路，还包括：

第三存储电路，所述第三存储电路存储所述三角函数的额外输出值的额外预定浮点数，并且基于所述第一浮点数输出所述额外预定浮点数的第六浮点数；以及

耦合到所述第三存储电路和所述近似电路的选择电路，所述选择电路基于控制信号在所述第一浮点数、所述第五浮点数和所述第六浮点数当中选择所述第一浮点数的所述三角函数。

3.根据权利要求2所述的电路，还包括：

控制电路，所述控制电路接收所述第一浮点数并生成所述控制信号，以使得所述控制信号指示所述选择电路在所述第一浮点数位于第一区间中时选择所述第一浮点数，在所述第一浮点数位于第二区间中时选择所述第五浮点数，并且在所述第一浮点数位于第三区间中时选择所述第六浮点数，其中所述第一区间、所述第二区间和所述第三区间是不相交的。

4.根据权利要求2所述的电路，其中，所述第三存储电路存储针对预定输入区间的所述三角函数的额外输出值的额外预定浮点数，并且其中，当所述第一浮点数位于所述预定区间中时，基于所述第一浮点数的读取地址在读取访问操作期间取回来自所述第三存储电路的所述第六浮点数。

5.根据权利要求1到4中任一项所述的电路，其中，所述第一浮点数具有尾数和指数，并且其中，所述提取电路还包括：

将所述尾数的第一数量的位向右移动第二数量的位以生成所述第一定点数和所述第二定点数的右移电路，其中，所述第二数量的位基于所述指数。

6.根据权利要求1到4中任一项所述的电路，其中，所述第一浮点数具有尾数和指数，并且其中，所述提取电路还包括：

第三存储电路，所述第三存储电路基于所述指数的第一数量的位来提供掩码；

掩码应用电路，所述掩码应用电路将来自所述第三存储电路的所述掩码应用到所述尾数以生成第六浮点数；以及

浮点减法器，所述浮点减法器从所述第六浮点数减去额外预定浮点数以生成所述第二浮点数。

7.根据权利要求1到4中任一项所述的电路，其中，所述算术电路还包括：

第一浮点算术电路，所述第一浮点算术电路基于所述第二浮点数、所述第三浮点数和所述第四浮点数的浮点加法来生成所述第五浮点数的分子；以及

第二浮点算术电路，所述第二浮点算术电路基于所述第二浮点数和所述第三浮点数的浮点加法、与所述第四浮点数的浮点乘法以及从一进行的浮点减法来生成所述第五浮点数的分母。

8.根据权利要求7所述的电路，其中，所述算术电路还包括：

被耦合到所述第二浮点算术电路的尾数反转电路，所述尾数反转电路生成所述第五浮点数的所述分母的倒数；以及

浮点乘法器电路，所述浮点乘法器电路将来自所述第一浮点算数电路的所述第五浮点数的所述分子与来自所述尾数反转电路的所述第五浮点数的所述分母的所述倒数相乘以生成所述第五浮点数。

9.根据权利要求8所述的电路，其中，所述尾数反转电路执行分段多项式近似。