[发明专利]一种数据高速缓存系统、方法和航天用电子设备

说明书

本发明公开了一种数据高速缓存系统、方法和航天用电子设备，该系统包括：FPGA和多片异步SRAM芯片，FPGA包括：多个数据接口、一个控制接口和一个地址接口，多个数据接口分别连接对应的异步SRAM芯片的数据信号输入输出接口，控制接口连接多片异步SRAM芯片的控制信号输入接口，地址接口连接多片异步SRAM芯片的地址信号输入接口；FPGA发出控制信号、地址信号和与异步SRAM芯片的数量对应的多组数据信号，根据控制信号和地址信号控制多组数据信号同时对应存储至多片异步SRAM芯片。在航天应用背景下，该系统采用多片异步SRAM芯片，大大提高了数据缓存速度，占用的FPGA资源非常小、FPGA软件设计简单，对FPGA器件性能依赖性较小、对FPGA其他功能的影响较小。

技术领域

本发明涉及航天电子领域，特别涉及一种数据高速缓存系统、方法和航天用电子设备。

背景技术

随着航天应用技术的迅速发展，高速采集单元被大面积应用于诸如通信卫星、遥感卫星等空间飞行器电子系统，而数据高速采集单元中宽带高速存储技术是一个关键的部分，其存储带宽决定了最高采集速度。另外当前航天电子应用设备对数据采集速度的需求正呈跨越式的提高，已从原来的数Msps到数十Msps(Mega samples per second“每秒1兆次采样，采样速度的单位”)级别大幅提升至几百Msps，因此当前航天电子应用设备对宽带高速存储技术有了更高需求。

图1为现有航天用电子设备中应用的一种数据缓存方案，即以单独的FIFO(Firstin First out“先进先出存储器”)芯片作缓存载体。但由于缺乏宇航等级的FIFO芯片，该设计始终局限于低轨设计应用；而且FIFO芯片的缓存容量非常有限。

图2为现有航天用电子设备中应用的另一种数据缓存方案，该方案利用高性能FPGA(Field-Programmable Gate Array“现场可编程门阵列”)内部生成FIFO资源，用作高速数据存储，占用了FPGA内部的存储资源，消耗FPGA的实际可用资源，而且提供的缓存容量非常有限，往往不能满足设计要求。

图3为现有航天用电子设备中应用的又一种数据缓存方案，利用DRAM(DynamicRandom Access Memory“动态随机存取存储器”)芯片用作高速数据存储，DRAM尽管速度和容量都满足宽带缓冲要求，但硬件和软件设计都复杂、实现难度非常高，功耗大，需要占用大量的FPGA资源而对FPGA的依赖性高，通用性不强。概而言之，该实现方式不是通用性的航天电子产品工程实现的优选方案。

发明内容

本发明提供的一种数据高速缓存系统、方法和航天用电子设备，以解决或部分解决目前存储技术的带宽无法满足要求、存储深度较浅的问题。

根据本发明的一个方面，提供了一种数据高速缓存系统，所述系统包括：FPGA和多片异步SRAM(Static Random Access Memorsy“静态随机存储器”)芯片，所述FPGA包括：多个数据接口、一个控制接口和一个地址接口，多个所述数据接口分别连接对应的所述异步SRAM芯片的数据信号输入输出接口，所述控制接口连接多片所述异步SRAM芯片的控制信号输入接口，所述地址接口连接多片所述异步SRAM芯片的地址信号输入接口；

所述FPGA发出控制信号、地址信号和与所述异步SRAM芯片的数量对应的多组数据信号，根据所述控制信号和地址信号控制多组所述数据信号同时对应存储至多片所述异步SRAM芯片。

可选地，所述FPGA的多个所述数据接口与对应所述异步SRAM芯片的所述数据信号输入输出接口之间的数据线长度相等；

所述FPGA的所述控制接口与每片所述异步SRAM芯片的控制信号输入接口之间的控制线长度相等；

所述FPGA的所述地址接口与每片所述异步SRAM芯片的地址信号输入接口之间的地址线长度相等。