[发明专利]集成电路存储器及其形成方法、半导体集成电路器件

说明书

本发明提供了一种集成电路存储器及其形成方法、半导体集成电路器件。采用竖直设置在衬底上的有源柱体以构成的立式存储晶体管，从而有利于减小立式存储晶体管在衬底上的单元配置尺寸，进而能够进一步缩减存储器的尺寸。并且，竖直结构的立式存储晶体管具有更好的排布灵活性，例如能够实现多个立式存储晶体管的六方密集排布，以提高存储器中存储单元的排布密集度。此外，本发明中所采用的有源柱体呈现上宽下窄的结构，从而使字线中环绕有源柱体底端部的部分具备较大的厚度，有利于提高立式存储晶体管的性能。

技术领域

本发明涉及半导体集成电路技术领域，特别涉及一种集成电路存储器及其形成方法，以及一种半导体集成电路器件。

背景技术

半导体集成电路器件越做越小，使其更加小巧以适合移动计算运用，且能消耗更少能量，让充电间的电池使用时间得以延长。以及，随着半导体器件尺寸的减小亦可相应的提高电路密集度，从而使半导体器件可具有更强大的计算能力。

然而，现今的技术发展一直受到当时可取得的微影设备的解析度的限制。具体的说，半导体集成电路器件的尺寸，例如线宽CD(Critical Dimension)和线距S(spaces)的最小尺寸取决于微影设备的解析能力，因此，在微影设备可获得的最小特征尺寸的限制下，小于最小特征尺寸的图形无法稳定地获得。这将限制半导体器件尺寸的进一步缩减，并无法再次提高半导体器件中单元元件的排布密集度。

针对集成电路存储器(例如，动态随机存储器DRAM)而言，其内部阵列区中存储单元包括存储晶体管和与之连接的存储元件。所述存储晶体管的源区、沟道区和漏区沿着平行于衬底表面的方向水平分布，在所述存储单元的存储晶体管正常导通的情况下，其沟道电流总体上沿着水平方向在源区和漏区之间流通。那么，当所述存储晶体管缩减至预定尺寸时，将极易产生存储晶体管的短沟道效应。可见，现有的存储器的尺寸不仅受到微影设备的解析度的限制，同时还需要考量缩减尺寸之后所带来的短沟道效应。

发明内容

本发明的目的在于提供一种集成电路存储器，以缩减存储器的尺寸并能够提高存储器中存储单元的排布密集程度。

为解决上述技术问题，本发明提供一种集成电路存储器，包括：

一衬底；

多条位线，形成在所述衬底上并沿着第一方向延伸；

多个有源柱体，形成在所述位线上，以使所述有源柱体的底端部连接至所述位线，并且所述有源柱体的所述底端部的截面尺寸小于所述有源柱体的顶端部的截面尺寸，以使所述底端部相对于所述顶端部凹陷；以及，

多条字线，形成在所述衬底上并沿着第二方向延伸，所述字线在其延伸方向上一体连接并配置有多个直立的栅极管，所述栅极管环绕相应的有源柱体的侧壁并填充所述有源柱体的所述底端部的凹陷区域，以增加所述栅极管环绕于相应的有源柱体的所述底端部的厚度，并由所述有源柱体和所述字线中环绕所述有源柱体侧壁的部分共同构成所述存储器的立式存储晶体管。

可选的，所述栅极管中环绕所述有源柱体底端部的厚度大于所述栅极管中环绕所述有源柱体顶端部的厚度。

可选的，所述有源柱体在垂直于高度方向上的截面尺寸从所述顶端部至所述底端部逐渐减小而使所述有源柱体的形状包括锥形柱体。

可选的，所述有源柱体具有相对于高度方向倾斜的倾斜侧壁，所述倾斜侧壁与所述位线表面具有第一夹角，所述第一夹角为锐角。

可选的，所述栅极管具有外栅极侧壁，所述外栅极侧壁与所述字线在所述衬底上沿着第二方向延伸的上表面之间具有第三夹角，所述第三夹角大于所述第一夹角。

可选的，所述有源柱体的所述顶端部的截面尺寸大于等于35nm。

可选的，所述存储器的所述立式存储晶体管在所述衬底上的单元配置尺寸大于等于最小特征尺寸的平方的4倍。